基于BIST的板级数模混合电路的可测性研究

本文通过对电路板可测性设计技术的广泛研究,提出基于板级BIST技术的可测性设计方法,在此基础上设计和研制了具有可测性的板级数模混合电路验证样机。该样机采用分块监测,逐级诊断的故障诊断策略,采用模块和元件两级故障定位方法,验证平台的测试实验表明分级监测的可行性,指明了可测性设计和内建自测试技术的研究新思路。     

优化时延和可布性的标准单元布局算法

分析了时延和可布性的关系, 提出了一个多步的布局算法来优化这两个目标. 首先, 时延驱动的布局算法找到一个全局最优解. 在第二步中, 本算法在保证不破坏时延特性的基础上提高芯片的可布性. 这个算法已经实现, 并且对若干实际电路进行了测试. 结果表明应用本布局算法最大时延值能够下降30%, 并且第二步中在保证时延值不变的情况下, 最大拥挤度下降10%.     

采用加权选通信号的扫描自测试方法

提出了一种采用扫描选通信号基于扫描的自测试方法.各扫描链所对应的权值可通过该算法计算出.在这种测试模式下,测试响应的收集可能在任意时钟进行.该方法力求最大限度地提高数字系统内部节点的可控度和可观测度,从而在几乎不带来额外硬件开销的情况下获得尽可能高的故障覆盖率.实验证明,此方法取得了很好的效果.     

CPLD控制的便携式电疗仪的刺激器设计

介绍了一种便携式电疗仪的刺激器的设计方法。利用CPLD芯片实现刺激器的主要硬件电路的设计,通过对CPLD芯片编程实现刺激波形的产生、刺激频率、脉宽和幅度的数字式可调。该方法简化了电路,提高了系统的实时处理能力和可扩展性。经仿真和电路测试证明,刺激器输出波形准确可靠,能很好满足各项性能要求。     

CMOS VLSI电路无时延平均功耗和有时延平均功耗之间的单调递增关系及其应用

从理论上阐述了无时延平均功耗和有时延平均功耗之间的单调递增关系,用计算速度快的无时延理想电路功耗作为计算速度慢的有时延实际电路功耗的评估标准,并给出了它在电路平均功耗快速估计、最大功耗快速估计和电路测试功耗快速优化三个领域中的应用.提出了一种先用无时延功耗对较长的输入向量对序列进行快速压缩、再用压缩序列快速模拟出平均功耗(或最大功耗)的新方法.与直接用未压缩序列进行模拟的传统方法相比,实验结果表明:对于平均功耗快速估计,在保证估计精度(误差小于3.5%)的前提下,将模拟速度提高了6～10倍;对于最大功耗快速估计,在保证估计精度(误差小于5%)的前提下,将模拟速度提高了6～8倍.在测试功耗快速优化领域,与测试功耗直接优化法和现有的Hamming距离优化法相比,无时延功耗优化法的优化效率最高,它可以用较少的时间(缩短为16.84%),取得较好的优化效果(测试功耗降低35.11%).     

CMOS VLSI电路无时延平均功耗和有时延平均

从理论上阐述了无时延平均功耗和有时延平均功耗之间的单调递增关系, 用计算速度快的无时延理想电路功耗作为计算速度慢的有时延实际电路功耗的评估标准, 并给出了它在电路平均功耗快速估计、最大功耗快速估计和电路测试功耗快速优化三个领域中的应用. 提出了一种先用无时延功耗对较长的输入向量对序列进行快速压缩、再用压缩序列快速模拟出平均功耗(或最大功耗)的新方法. 与直接用未压缩序列进行模拟的传统方法相比, 实验结果表明: 对于平均功耗快速估计, 在保证估计精度(误差小于3.5%)的前提下, 将模拟速度提高了6~10倍; 对于最大功耗快速估计, 在保证估计精度(误差小于5%)的前提下, 将模拟速度提高了6~8倍. 在测试功耗快速优化领域, 与测试功耗直接优化法和现有的Hamming距离优化法相比, 无时延功耗优化法的优化效率最高, 它可以用较少的时间(缩短为 16.84%), 取得较好的优化效果(测试功耗降低35.11%).     

三维扫描树叶子节点和TSVs数量的优化方法

扫描树结构能够有效地减少集成电路的测试数据量和测试时间,降低电路的测试成本.为减少三维电路中扫描树的叶子节点和硅通孔数量,首先得出了扫描树中叶子节点的最小数量为最大相容组中所含扫描单元数量的结论,然后进一步得到了叶子节点取得最小值的充分必要条件.并在此基础上,提出了一种启发式算法来确定扫描树中相容组的连接顺序,使得叶子节点数量取得最小值的同时能够优化硅通孔的数量.实验结果表明了所提方法的有效性.     

基于脉宽收缩和累积寄存器的片上时钟抖动测试电路

本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由于工艺波动带来的影响,节省面积开销.在监测模式下,累积寄存器同时记录多个时钟周期脉宽的测量结果,并以数字序列码的形式输出,能够直观地显示时钟的抖动.该电路是采用65 nm CMOS工艺设计的,仿真结果表明该电路可测量数GHz的时钟信号,测量精度为1 ps.     

一种基于TTCN-3的协议测试系统及其扩展研究

用户要求下一代互联网是一个更大、更安全、更快、更及时、更方便、更可管理的网络．为下一代互联网服务的协议测试技术需要适应这些测试需求．文中重点研究了协议测试中的测试集描述法和测试实现技术．选取了TTCN-3作为测试集描述法,并针对协议鲁棒性测试需求进行了语法和语义扩展．开发了基于TTCN-3的协议集成测试系统PITSv3,并对其进行了鲁棒性测试扩展实现．最后通过两个实际的测试应用,体现出PITSv3是一个具有通用性、标准性、可扩展性特点的分布式测试平台．     

采用交流能源的低功耗DCVSL电路研究

从改变CMOS电路中能量转换模式的观点出发，研究利用渐变功率时钟的低功耗CMOS电路设计. 首先讨论钟控功率信号的代数表示及有关性质，然后归纳采用直流能源的互补CMOS逻辑门转化为采用交流能源的钟控CMOS门电路的设计过程. 在此基础上进一步提出采用交流能源的DCVSL电路设计. 采用正弦功率时钟的PSPICE模拟证实了钟控DCVSL电路具有正确的逻辑功能及低功耗工作的特点. 最后提出了一种将钟控信号转换为标准CMOS逻辑电平的接口电路并用计算机模拟验证了它的有效性.     

数字电视条件接收系统的加扰算法芯片设计

简要介绍了DVB数字视频广播条件接收系统中通用加扰算法的原理。基于Altera公司StratixⅡ系列的FPGA,底层各模块采用硬件描述语言(Verilog HDL)进行描述,顶层采用原理图设计的方式,设计出采用DVB通用加扰算法的加扰器。利用Quar-tus Ⅱ7.2进行编译、仿真,从对编译及各模块的仿真结果分析,块加密模块与流加密模块的最高时钟频率分别达到229.89MHz与331.27MHz,达到了设计要求。最后在FPGA上测试表明:本设计可以应用于实际TS流的加扰。     

与CMOS相容的嵌入式NVM技术

嵌入式NVM增强片上系统的功能和灵活性。对只需有限密度有限性能的嵌入式NVM的应用,传统的浮栅/SONOSNVM成本昂贵。与CMOS相容的嵌入式NVM技术是当前工业界的成功解决方案,并在诸如模拟技术微调应用中的位元级一直到数据或代码储存的千位元等级取得越来越广泛的应用。本文描述了与CMOS相容的嵌入式NVM技术的基本原理及特性,并简要介绍了工业界几种具代表性的与CMOS相容的嵌入式NVM技术。本文重点分析了我们在技术研发中遇到的独特的挑战及其解决方案。实验结果证明我们的方案有效地解决了面临的问题。     

基于DSP＋FPGA的数字电视条件接收系统设计

采用DSP＋FPGA结构实现数字电视条件接收系统的硬件设计；以安全性高、密钥量小、灵活性好的椭圆曲线密码算法（ECC）进行软件验证；以DSP实现ECC加密算法；以FPGA实现外围电路的嵌入式系统；充分利用FPGA的硬件连接方式和DSP强大的运算，采用软硬结合的方式，实现数字电视条件接收系统的设计，减少系统开发的时间与成本。仿真及实验表明：该算法稳定运行，并快于其它公钥密码算法。     

基于置换图的便笺存储器分配

在当今的嵌入式系统中,广泛地将片上存储器组织为软件管理的便笺存储器(SPM).Li等研究发现,对于很多嵌入式应用,其相干图中的数组生存期满足包含性.他们证明了满足生存期包含性的数组相干图为超完美图,并提出了一个基于超完美图的SPM分配算法.他们的算法在面向嵌入式应用的SPM分配上获得了当前最好的性能.本文进一步证明满足生存期包含性的数组相干图为置换图.置换图是超完美图的一个子类.在现有技术的情况下,置换图在判定及区间着色方面比超完美图有优势,如存在线性时间的识别算法,存在线性时间的最优区间着色算法.基于此理论结果,我们将Li等的算法在保留原算法逻辑的基础上,改进为基于置换图.实验表明,改进后的算法在很多不满足生存期包含性的相干图上仍能取得最优SPM分配,获得比基于超完美图的分配算法更好的分配结果.     

急性一氧化碳中毒迟发性脑病大鼠模型的建立

目的探讨建立适合实验研究需要的急性一氧化碳中毒迟发性脑病大鼠模型。方法64只雄性sD大鼠,随机分成空气对照组（AC组）和模型组（CO组）,每纽32只。采用静态吸入式染毒,选取染毒后3、7、14、28d为时相点,应用Morris水迷宫实验检测平均潜伏期等学习记忆能力,Tunel法检测海马回神经元凋亡。结果CO组大鼠较AC组平均潜伏期延长（F=35．93,P〈0．01）,海马回神经元凋亡指数增高（P〈0．01）。结论本实验成功建立了可行性较高的急性一氧化碳中毒迟发性脑病大鼠模型,为进一步研究其发病机制和防治方法提供比较好的基础。     

h=1／M的M—CPFSK信号定时-频偏联合估计算法

提出了一种针对突发模式的h=1／M的M—CPFSK信号定时一频偏联合估计算法：在每个数据包前嵌入一段特定的训练序列,接收端将信号做K级差分,计算每级差分信号自相关的,次方,再进行离散傅里叶变换DFT提取定时和载波频偏信息。适用于h=1／M的全响应或部分响应、矩形或升余弦滤波器M—CPFSK信号。Matlab仿真结果表明,在加性白高斯噪声信道以及Ray—lei出平坦衰落信道上,该算法能快速准确的估计定时和载波频率偏差：     

早期母子隔离应激对大鼠学习记忆能力的影响

目的探讨早期母子隔离应激对幼鼠学习记忆能力的影响。方法30只SD新生大鼠用于实验,实验随机分成3组,正常对照纽、母子隔离15分钟纽、母子隔离3小时纽。在生后40天,三组大鼠进行Morris水迷宫及记录海马脑片长时程增强电位（LTP）实验。结果Morris水迷宫测试,与正常组比较母子隔离3h组大鼠寻找平台需要的潜伏期延长（P〈0．05）,而母子隔离15分钟组大鼠寻找平台需要的潜伏期与正常组比较则无明显变化（P〉0．05）;海马脑片长时程增强电位提示：正常对照组条件刺激（CS）前后fEPSP斜率变化率为：64．7±22．9％;母子隔离3h组为：35．3±14．2％,低于正常组（P〈0．01）;母子隔离15min组为：66．3±29．7％,与正常组比较无显著性意义（P〉0．05）。结论幼鼠生后早期过度的应激导致大鼠的学习记忆能力减弱。     

宽带电力线通信系统的电磁干扰评估

提出了电力线电磁干扰的评估方法,可以获得符合FCC标准的PLC功率限值。首先基于计算电磁学理论,建立PLC传输模型和电磁辐射模型,并对PLC的电磁辐射进行近场测试;然后根据测试结果调整PLC传输模型参数,使得PLC空间的电磁辐射计算值与测试值趋于一致。最后计算观察点处的电磁辐射。可用于评测PLC与室内短波无线电、超宽带无线通信等系统的电磁共存性,并制定功率限值标准,实现绿色电磁环境：