基于DA算法的FIR滤波器硬件实现

高速FIR滤波器是数字接收机中中频处理的关键组成部分，传统的基于通用DSP的实现方法往往满足不了要求，而基于FPGA的硬件设计在速度上有很大的优势。因此，研究了采用DA算法的FIR硬件设计，分析了如何在逻辑资源占用和处理速度上进一步提高性能，并以16抽头8 bits FIR滤波器为例在XCS05的FPGA芯片中进行了实现。     

利用DA算法实现大规模FIR滤波器

分布式算法是一种广泛地应用在可编程逻辑序列（FPCA）和ASIC设计中计算乘积和的算法。DA算法的处理速度仅与输入的位宽有关，对于大规模乘积和的运算，其计算速度有着明显的优势。当输入位宽过大时，可以将DA算法改进成并串结构以获得更快的处理速度。该文对在FPCA中利用DA算法实现大规模FIR滤波器，提出了具体的实现方案。     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

直扩系统中匹配滤波器的FPGA实现及优化设计

数字匹配滤波器也称作数字相关器,文章介绍了数字匹配滤波器在FPGA上的实现方式,对于卫星通信等领域中要求的匹配长度较长而导致的器件消耗增大,讨论了资源优化的途径,并对比2种优化方式,给出了经改进后的逻辑复用的FIR结构;综合结果表明,该结构能有效地节省器件的消耗。     

LMS自适应滤波器及DSP-Builder实现

在研究LMS自适应滤波理论的基础上,建立LMS自适应滤波器的数学模型,利用MATLAB中DSP-Builder库设计了一种LMS自适应音频滤波器,并用FPGA实现。实验结果表明选择合适的步长因子有助于改善滤波器性能,可实现对音频信号的自适应滤波。     

基于FPGA的FIR数字滤波器的实现

在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。在工程实践中,往往要求对信号处理要有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现FIR滤波器。既具有实时性,又兼顾了一定的灵活性,越来越多的电子工程师采用FPGA器件来实现FIR滤波器。     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

用FPGA实现FIR数字滤波器的新方法

在介绍用FPGA设计FIR数字滤波器常用的正则有符号数字量（CSD）编码技术和分布式算法（DA）的基础上,提出了一种改进的实现方法.该方法根据滤波器系数的特点将滤波器分为两个部分,一部分采用CSD编码技术设计,一部分采用DA算法设计.通过Quartus2软件仿真,在Cyclone EPEC6Q240C8芯片上实现了多个FIR数字滤波器.实验结果表明：改进的实现方法在一般情况下更加节约芯片面积,且实现的FIR数字滤波器完全达到了性能要求.     

频域自适应数字滤波器LMS算法的研究

本文应用 DFT 的“重迭保留”法和循环卷积定理、LMS 算法原理,导出了频域自适应滤波的 LMS 算法的公式。通过分析该算法的性能,并与时域LMS 算法作比较,证明了频域自适应滤波的 LMS 算法的可行性。     

自适应均衡器中横向滤波器的FPGA实现

分析了横向滤波器的结构,用FLEX10K系列芯片实现横向滤波器,并在Max plusⅡ上进行仿真和时序分析,同时给出了设计的仿真结果。     

一种超声回波信号的数字正交检波方法及FPGA实现

数字正交检波技术能够较好地提取信号的幅度和相位参数,保留信号包络中的所有信息。提出了将现场可编程门阵列(FPGA)运用在超声系统的波束形成器中实现超声回波信号的数字正交检波方法,并给出了主要模块在FPGA内的具体实现和系统仿真结果。仿真和实际运用证明,该检波方法能够明显提高超声图像的空间分辨率和对比度。     

基于FPGA的DDS波形发生器的设计与实现

介绍了DDS的电路结构及工作原理,并对各组成部分进行了理论分析,重点介绍了电路设计方法,并利用硬件描述语言VHDL实现,最后利用FLEX器件实现了DDS电路,给出了FPGA设计的仿真和实验.     

基于FPGA的可重构无线传感器网络节点设计

提出了一种简单的基于现场可编程门阵列(FPGA)模块来实现可重构无线传感器网络节点的方案.与传统方案相比,新方案较为精简,价格低廉,不再需要微控制器,大大减小了节点软硬件复杂度,可实现无线传感器网络节点的快速可重构设计.通过将自适应功率控制和低功耗媒体接入控制机制引入FPGA核,重构的节点大大地降低了功率消耗,充分表明提出的可重构设计方案是有效可行的.     

基于FPGA的变电站智能电子设备VGA控制器的研究

利用可编程器件FPGA实现VGA彩色显示控制器在工业现场中有很多的应用。用硬件描述语言VHDL对可编程器件FPGA进行功能模块设计、仿真综合,可实现VGA控制器显示各种图形、图像、文字等。     

基于现场可编程门阵列的步进电机运动控制系统设计研究

提出一种在多用途步进电机运动控制系统中应用现场可编程门阵列(FPGA)实现多台步进电机可变细分脉冲分配器的方法.按照运动控制系统的多用途特性要求和可逆循环计数寻址EPROM的思想设计可变细分控制策略,将控制步进电机运转的矩形脉冲波通过细分代码转换成阶梯近似、幅值恒定的正弦、余弦波.利用Verilog HDL硬件描述语言,并运用MAX plus II开发软件,在单片FPGA上实现了多台步进电机的脉冲分配器,负责细分代码的生成与输出,并在FPGA片内集成了大部分的MCU外围接口电路,包括MCU的译码电路、键盘和中断接口电路,使MCU软件结构和外围电路大为简化.结果表明,系统扩展方便,可移植性高,具有广泛的适应性.     

采用FPGA实现π/4 DQPSK调制器

介绍了π/4 DQPSK的调制原理,讨论了它的两种实现方法.最后采用Altera公司的Flex10K序列EPF10K10LC84-3芯片对π/4 DQPSK的FPGA实现进行了仿真研究.     

基于FPGA的远程健康监测救助仪

当今社会“空巢老人”现象日益突显,“空巢老人”健康状况出现异常时很难及时得到救助。系统基于FPGA技术融合多种基本生理参数传感器、GPS定位器、GSM通讯器,以此来实时监测用户的体温、脉搏、位置等信息,使监测人能及时了解到被监测人的健康状况。系统通过集成的语音芯片取代了以往的显示屏,降低了系统的功耗,并且采用EDA技术、FPGA技术设计集成电路并封装了各部件的通讯协议和控制逻辑,具备设计简捷及便于小型化的特点。     

FPGA内部时钟系统间的FIFO数据接口

在现场可编程逻辑芯片的设计过程中，不同模块之间的数据接口，尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键．用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，即向接口FIFO模块中写入数据或从FIFO模块中读出数据．用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口，使设计变得非常简单和容易．所用的FIFO接口是XILINX公司提供的IP核，经过充分测试和优化，系统运行稳定，占用的FPGA内部资源也非常少。     

CCD相关跟踪器中的32点复数序列FFT研究

分析了CCD相关跟踪器的基本结构,将其应用在中国小行星上天系统,分析了其必要性和重大意义,并针对卫星观测系统中相关跟踪器对高精度实时图像跟踪的要求,通过对各种算法的比较,研究设计了CCD相关跟踪器中的核心模块--利用现场可编程门阵列(FPGA)的快速傅立叶变换(FFT)模块.     

基于FPGA的字串行FIR滤波器的实现

根据字串行算法,使用字串行加法器、字串行乘法器和延时器基本功能模块,构建了一种基于FPGA的字串行FIR滤波器.与传统的位串行方式相比,构建的字串行FIR滤波器提高了运行速度,减少了硬件消耗,可更好的协调速度与占用面积的关系.并通过几种5阶FIR滤波器实现性能的比较,得出字长N=2的字串行FIR滤波器具有最小的面积—时间积.