4H-SiC肖特基二极管载流子输运的温度效应

以Cree公司生产的碳化硅肖特基二极管为研究对象,对其进行I-V测试.通过对实验数据的理论模拟,研究了碳化硅肖特基二极管的载流子输运机理及温度效应.研究结果表明:温度升高,碳化硅肖特基二极管的肖特基势垒高度降低,漏电流急剧增加.正向导通时符合热电子发射机理,镜像力和隧穿效应共同作用使得反向偏压下的漏电流增加并能较好地和实验值相一致.     

p型Al/6H-SiC肖特基二极管特性的研究

作者研究了p型Al/6H -SiC肖特基二极管的基本制作工艺及其电学参数 .采用电流 -电压法 (I～V) ,测试了肖特基二极管的理想因子n和肖特基势垒高度b.对其基本电学参数n和b 的温度特性进行了研究 .分析了串联电阻对I～V特性的影响 .     

4H-SiC肖特基二极管温度传感器模型分析

在4H-SiC肖特基二极管正向电流热电子发射理论基础上,得出了理想因子、势垒高度及串联电阻随温度变化的特性值,并结合考虑三者随温度变化的特性提出了一种计算正向电流密度的理论模型.通过对肖特基二极管的正向特性在300～500 K的温度范围内的电流-电压曲线模拟,表明温度升高对正向特性的影响比较显著,肖特基二极管适合于高温工作,同时表明热电子发射是其主要运输机理.     

宽禁带SiC肖特基势垒二极管的研制

采用微电子平面工艺 ,高真空电子束蒸发金属Ni作肖特基接触 ,多层金属Ni、Ti、Ag合金作欧姆接触 ,SiO2 绝缘环隔离减小高压电场集边效应等技术 ,制作出Ni/4H SiC肖特基势垒二极管 (SBD) .该器件在室温下反向击穿电压大于 450V ,对应漏电流为 6× 1 0 -6 A .并对实验结果进行分析模拟 ,理想因子为 1 .73 ,肖特基势垒高度为 1 .2 5V ,实验表明 ,该器件具有较好的正向整流特性和较小的反向漏电流 .     

新型4H-SiC肖特基二极管的仿真与分析

设计了斜面结构碳化硅肖特基二极管(4H-SiC SBD)并且在器件中加入场环结构,通过基于半导体物理理论的计算机辅助设计软件(Silvaco-TCAD)分析计算了常规结构和新结构SiC-SBD器件的V-I特性、击穿电压、温度热学分布。对比计算结果,可知新结构SiC-SBD器件击穿电压提高至2300V,导通电阻减小,温度热学分布明显优于常规结构SiC-SBD器件。     

功率肖特基势垒整流二极管科技成果及产业化发展

功率肖特基势垒整流二极管属新型电子元器件,具有高速和大电流低正向压降等特点,将科技成果转化为产业化大规模生产,可满足日益增长的国内外市场需求。     

4H-SiC功率肖特基二极管可靠性研究进展

4H-SiC功率器件作为一种宽禁带半导体器件,凭借突出的材料优势具有耐压高、导通电阻低、散热好等优势.近年来随着器件的逐步商用,器件的可靠性问题成为新的研究热点.综述了本课题组近期在4H-SiC功率二极管可靠性方面的研究进展,通过高温存储和高压反偏可靠性问题的研究,分析了器件性能退化机制.通过重复雪崩可靠性问题的研究,...     

金属硅化物—硅功率肖特基二极管

本文用X射线衍射（XRD）方法、俄歇电子能谱（AES）分析和电学测量方法研究了Ti/Si、Ni/Si和Cr/Si三种结构的金属硅化物的形成和特性。用电流－电压法和电容－电压法测量分析了TiSi2/n-Si、Nix/n-Si和CrSi2/N-Si三种肖特基势垒二极管特性，其势垒高度分别为0．61eV、0．66eV0．66eV，理想因子均接近1。用此项技术制作的金属硅化物－n型硅肖特功率二极管有优异的电学性能。     

MISiC肖特基二极管式气体传感器响应特性分析

分析了金属－绝缘体－SiC(MISiC)结构肖特基二极管（SBD）气体传感器敏感机理，通过将热电子发射理论与隧道理论结构，建立了器件物理模型。模拟结果表明，响应特性与金属电极类型，绝缘层厚度，气体吸收效率和温度有关。模型结果与实验符合较好。通过模拟，得到MISiC结构最佳绝缘层（SiO2)厚度应为１nm左右。     

单区JTE终端结构4H-SiC PIN雪崩二极管击穿特性研究

作为第三代宽禁带半导体材料的碳化硅（SiC）具有高临界电场、高热导率等特性,以此材料制作成的PIN功率二极管器件可以满足高速轨道交通、航空航天等领域的高压、高温、抗辐射等要求。目前传统的4H-SiC PIN雪崩二极管容易受到电场集边效应的影响,从而导致器件的提前击穿。为了降低这种效应,利用Sentaurus TCAD软件设计一种具有单区结终端扩展结构（junction termination extension,JTE）的4H-SiC PIN雪崩二极管,在此基础上重点分析了JTE层的横向长度与掺杂浓度水平对二极管击穿特性的影响。仿真结果表明：从单区JTE终端结构4H-SiC PIN二极管研究中得到的最大外击穿电压约为1 670 V,为理论击穿电压的87%;相较于传统器件所具有的267.5 V的击穿电压,单区JTE二极管的耐压性更好,可靠性更高。     

高压4H—SiC肖特基二极管的模拟及研制

结终端技术能提高4 H-SiC肖特基势垒二极管器件的耐压性能.利用仿真软件ISE-TCAD10.0对具有结终端扩展JTE保护的4 H-SiC SBD器件进行了仿真研究,并依据仿真优化好的参数试制了器件.实验测试结果表明,模拟优化结果与实验测试器件的结果一致性较好,实测此器件的反向电压值达2 000 V,接近理想击穿耐压88%,漏电流数值为0.1mA/cm2.     

InGaAs肖特基源漏MOSFET的多子带系综蒙特卡洛模拟

采用基于有效质量近似的多子带、多能谷系综蒙特卡洛方法, 考虑纳米尺度MOSFET沟道二维电子气中实际存在的多种散射机制, 模拟 InGaAs肖特基源漏MOSFET。结果显示, 在稳态下, 散射虽然改变了InGaAs肖特基源漏MOSFET沟道中沟道电势、电子浓度和速度的分布, 但对InGaAs肖特基源漏MOSFET的输出特性和转移特性影响较小; 而在施加阶跃漏端电压时, 散射的存在增加了过冲电流的峰值和转换时间, 降低了器件的截止频率。     

Schottky势垒中的电中性能级、平均键能和费米能级

基于第一原理赝势能带计算。采用电中性能级和平均键能方法计算了7种不同半导体的Schottky接触势垒高度，结果表明2种方法都可用于计算金属-本征半导体的接触势垒高度。文中用于确定接触势垒高度的“本征半导体基态费米能级EF^S,i”不同于半导体物理中所指的“本征费米能级Ei”．n型半导体接触势垒、p型半导体接触势垒和本征半导体势垒，三者在接触界面附近的费米能级都是“钉扎”于本征半导体基态费米能级EF^S,i，是此三者的接触势垒高度大致相同的原因。     

硅温敏二极管研制

由硅材料电阻率的选择、结面积设计的不同，试制几种温敏二极管，在恒定电流下，测量室温至１２０℃温度范围内正向电压Ｖｆ与温度Ｔ的关系，测试结果表明，Ｖｆ－Ｔ特性曲线线性优良，在恒定电流为５０μＡ下，灵敏度最高的可达２．７０ｍＶ／℃．根据测试结果，对提高灵敏度等特性进行一些讨论．     

环栅肖特基势垒MOSFET解析电流模型

肖特基势垒金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistor,MOSFET)的电流一般需要通过载流子的费米狄拉克分布对能量积分来计算或自洽迭代数值计算,为降低其复杂性,本文采用若干拟合参数,考虑镜像力势垒降低效应、偶极子势垒降低效应和小尺寸下量子化效应对肖特基势垒高度的影响,给出了环栅肖特基势垒MOSFET一种新的解析电流模型。所提出的电流模型与文献报道实验数据符合较好,验证了模型的正确性,对环栅肖特基势垒MOSFET器件以及电路设计提供了一定的参考价值.     

硅半导体放电加工中的肖特基势垒特性研究

金属夹具与半导体接触会形成肖特基势垒,为了研究该势垒对半导体放电加工的影响,利用二极管和电阻模型建立了等效电路.固定端和放电端形成的肖特基势垒,都可等效成二极管,在放电回路中一个处于正向偏置,另一个处于反向偏置.本文通过两端金属进电的方法,研究了肖特基势垒对放电电流的影响,理论研究发现了半导体放电伏安曲线的3个特征量:导通角、击穿点和击穿角,并通过实验方法测量伏安曲线,找到了这3个特征量的关系.击穿角由电路中的电阻决定,与肖特基势垒无关,而导通角和击穿点由肖特基势垒决定,与电阻无关.