卡诺图在时序逻辑电路自启动教学中的应用

自启动是时序逻辑电路设计教学过程中必须考虑的问题,也是数字电路课程教学的重点和难点内容。本文详细介绍了电路不能自启动的原因,并举例说明在时序电路设计教学中,可基于次态卡诺图化简,预先设计好无效状态的次态,实现逻辑电路的自启动。结合卡诺图的方法,使学生更易于掌握时序逻辑电路的设计以及解决自启动问题。     

时序逻辑电路自启动设计的方法

阐述了以卡诺图为基础的具有自劝功能的时序逻辑电路原理和设计方法。结合具体实例，指明了该方法的适用范围，以及在自启动与结构简化设计方面能同时进行的优越性。     

卡诺图在时序逻辑电路自启动教学中的应用

自启动是时序逻辑电路设计教学过程中必须考虑的问题,也是数字电路课程教学的重点和难点内容。本文详细介绍了电路不能自启动的原因,并举例说明在时序电路设计教学中,可基于次态卡诺图化简,预先设计好无效状态的次态,实现逻辑电路的自启动。结合卡诺图的方法,使学生更易于掌握时序逻辑电路的设计以及解决自启动问题。     

时序逻辑电路的设计

时序逻辑电路是具有记忆功能的电路,它的输出状态不仅与输入变量有关,还与电路的原有状态有关,因此,其分析与设计较之组合逻辑电路相对复杂一些。时序电路的基本单元是具有两个稳态的触发器。如果所有的触发器由同一时钟触发,则为同步时序电     

解决逻辑电路自启动问题的新方法

逻辑电路自启动问题的典型解决方法，应用广泛，逻辑性强；但它也有不足之外．在掌握典型方法的基础上，把新的解决方法：加电预置电路和检测复位电路作为典型解决方法的补充，可以起到取长补短的作用．     

计数器自启动反馈逻辑电路的圆图化简

在计数器中，当电路的状态没有被全部利用，就会有多余状态，即异常时序。为使计数器进入正常时序，利用正常时序和异常时序组成的反馈函数真值表，根据转换的要求，用逻辑函数的圆图法进行化简，本方法与卡诺图化简相比，具有包围圈少、直观、简明等优点。     

试析时序逻辑电路的自启动设计

在设计时序逻辑电路时,经常需要确保电路具有自启动能力。卡诺图化简分析和状态图拆开分析均可实现时序逻辑电路的自启动设计。两种方法的实质均是指定无效状态的次态为某一有效状态,但在具体使用时又存在很大差异。     

时序逻辑电路分析方法剖析

对触发器的翻转提出了“予令”和“动令”的概念，并在时序逻辑电路的分析中用符号“↑”或“↓”代表时钟信号的上升沿或下降沿，形象地描述了触发器状态与状态方程、时钟方程间的依存关系，提出了用次态卡图分析同步时序逻辑电路的分析方法。     

时序逻辑电路自启动设计的方法

阐述了以卡诺图为基础的具有自启动功能的时序逻辑电路设计原理和设计方法。结合具体实例,指明了该方法的适用范围,以及在自启动与结构简化设计方面能同时进行的优越性。     

同步时序逻辑电路设计的新方法

提出了从状态转换图中直接求得触发器的置位和复位函数，从而确定触发器的驱动方程这样一种设计同步时序逻辑电路的新方法．设计原理简单，易于理解，适合于所有同步时序逻辑电路．     

时序逻辑电路中的竞争冒险

分析了异步时序逻辑电路和同步时序逻辑电路中的竞争冒险现象,给出了消除竞争冒险的方法和途径．     

基于时钟信号的异步时序逻辑电路设计

与其他异步时序逻辑电路设计方法相比,基于时钟信号的设计法更简便、快捷。使用该方法时,不用画出时序图,直接从次态卡诺图中选定正确的时钟信号,再快速求出触发器状态方程。     

异步时序逻辑电路设计的一种简明方法

提出了一种异步时序电路设计的新方法：时钟信号与次态卡诺图联立法．根据时钟信号填写次态卡诺图，当触发器满足时钟信号时其次态由状态转换图决定，否则其次态为约束项．据此可方便求出驱动方程并判断自启动．     

应用 DT触发器的时序逻辑电路的设计方法

DT触发器是一种新型的全功能触发器，可以较方便地变换为D触发器和T触发器．导出了DT触发器的激励表，提出了应用DT触发器的时序逻辑电路的设计方法，并给出了设计实例．从给出的设计实例可以看出，这种设计方法是有效且简便的．     

面向时序逻辑的门级信息流分析方法

利用门级信息流追踪逻辑基础理论,研究了门级信息流时序逻辑扩展问题,在确定系统时钟作为基础可信源情况下,给出了扩展4种典型触发器的实现方案.针对IWLS测试向量集使用Synopsys综合编译器,生成90 nm标准库文件,对门级信息流跟踪逻辑的面积、时间延迟和功耗等参数进行了评估.与未经优化的原始GLIFT编码相比,在引入时序逻辑之后,电路的平均面积消耗降低了50％以上,时间延迟减少13％左右,获得的面积和时间延迟信息反映了在逻辑门级层次上实现细粒度信息流控制的复杂性；而仿真获得的功耗对比结果表明追踪逻辑的功耗达到原始逻辑的5～20倍左右,功耗问题需要进一步研究和优化.     

利用PLA设计时序逻辑电路

讲述如何利用组合PLA和触发器设计时序逻辑电路     

把EDA引入数字电路课程实验的研究

简述了一种EDA软件平台 ,并用实例说明了在EDA平台上进行数字电路设计、仿真、实验的具体方法及研究体会 .与传统的实验方法相比 ,在EDA平台上进行数字电路实验不仅成本低、效率高而且还可以提高实验的复杂程度     

时序逻辑电路的矩阵分析法

从Mealy的数学模型出发,探讨了利用矩阵和向量的有关运算法则分析时序逻辑电路的方法,解决了现有时序逻辑电路分析方法中,在次态和输出表达式的问题含有未知的原状态变量,从数学方法看,不利于CAD处理的实现的问题。     

MSI组合逻辑设计

本文通过典型设计题型，重点探究数据选择器和译码器两类中规模集成电路（MSI）的逻辑功能特点，以及应用MSI进行组合逻辑电路设计时的特殊之处。