新型HDTV码流发生器的设计与实现

为使码流发生器播放尽可能多的静止测试卡图像，研究确定了循环播放无闪烁条件下的最小码流长度．试验发现，在包含I、P和B帧图像情况下，最小长度为1MB，在16MB Flash Room上可存储16幅图像．仅包含I和P帧图像时，最小长度为256kB，可存储64幅图像．新型码流发生器适用于生产线上调试显示器和信源解码设备。     

基于矢量量化和可变长编码的联合信源信道编码

提出了一个在噪声信道中对可变长信源编码码流传输提供有效差错保护的联合信源信道编码方案，利用信源编码器输出中的残留冗余为传输码流提供差错保护。该方法基于改进的联合卷积软解码以及采用非霍夫曼码的通用可变长码(UVLC)，更接近于一般的信源和信道编码方法，并且信源符号集的大小也不受限制。仿真结果表明，文中提出的联合编码系统可获得比传统的分离编码系统更高的性能增益。     

数字通信四次群信号发生器研制

介绍的数字通信四次群信号发生器是以 ＩＴＵ－Ｔ　 Ｇ．７５５建议为标准研制的．信号发生器可输出两种码型的数据流，一路是ＣＭＩ码流，另一路是普通二进制码流，数据速率为１３９．２６４Ｍｂ／ｓ．信号发生器还输出１３９．２６４ＭＨｚ的同步脉冲．设计中采用了高速ＥＣＬ器件，ＥＰＬＤ和８９５１单片机。信号发生器可产生可编程设定符合Ｇ．７５５建议的多套码型．     

“九五”国家重点科技攻关计划成果集锦

·信息技术·高清晰度电视复用器成果主要完成单位：广播科学研究院联系人：成实电话：０１０－６６０９２４２９地址：北京市复兴门外大街２号邮编：１００８６６编号：G２０１０６１HDTV复用器是HDTV系统中的关键部分，它将可变速率的视频码流、音频码流和数据码流复接成符合     

基于非同等纠错Turbo码的MP4传输

为了改善MP4在噪声信道中传输的效果．充分考虑MP4码流(信源编码)及Turbo码(信道编码)的特性，根据MP4码流中信息比特重要性的不同，对其进行不同等差错保护．仿真结果表明，这种联合信源信道编码方法能够有效地保护MP4码流的重要信息，纠正MP4码流在高斯衰减信道传输中的绝大部分错误．既提高了MP4码流传输过程中的抗误码性能，又减小了同等差错保护Turbo码的码长．     

利用语音残留冗余的LDPC译码算法

为实现压缩语音在有多径衰落和多用户干扰的无线信道中的可靠传输,提出利用语音码流残留冗余的低密度奇偶校验码(LDPC)译码算法。因信源统计规律的时变性及信源编码复杂度和延时的限制,语音编码输出码流中还存在残留冗余,在信道译码时利用这些冗余可有效增强LDPC迭代译码的纠错能力。仿真结果表明:通过利用语音码流中的残留冗余,能有效提高LDPC码的纠错性能,减少平均迭代次数,明显降低译码运算量,改善合成语音质量。特别在信噪比较低时,效果更加显著,平均迭代译码次数下降30%~50%,合成语音平均谱失真下降0.3~0.8 dB。     

数字HDTV信源解码器的研究与实现

实现了以专用芯片组为核心器件的HDTV信源解码器，该解码器可配接不同制式的前端，组成完整的机顶盒方案，可对符合MPEG-2的视频流进行解码并兼容各种模拟电视的接收，可对AC-3或MPEG两种音频解码；提供了一个支持实时操作系统的硬件平台，在该平台上可以实现复杂的数字电视应用程序，该文重点叙述它主要的硬件原理。     

结合JSCC的VBLAST-OFDM自适应图像传输方法

结合信源信道联合编码(joint source channel coding,JSCC),提出了一种基于分组长度优化选择的VBLAST-OFDM图像自适应传输方法.首先对基于分层树集合分割(set partitioning in hierarchical trees,SPIHT)算法的信源编码器输出码流,采用分级排序进行改进,然后依据JSCC为改进后的码流提供不等差错保护(unequal error protection,UEP),最后采取自适应比特分配,在VBLAST-OFDM各子信道上实现自适应调制,进而实现系统自适应组长优化选择,使系统性能得到整体优化.该方法可根据无线信道质量,实现信源编码、信道编码与传输分组长度选择之间的优化匹配,使终端图像重建质量得到明显改善.数值仿真结果验证了其有效性.     

基于LDPC的分布式信源编码算法

分布式信源编码是一种新的编码方式,它实现相关信源的独立编码和联合解码。在保证解码输出质量的基础上有效降低信源编码复杂度。本文提出了一种基于LDPC的分布式信源编码算法,该算法针对高斯信源,基于陪集分割原理,采用LDPC码来实现。实验结果表明：相对于采用网格码和Turbo码实现的分布式信源编码,该算法直观简单且更具良好的性能。     

基于低密度校验码的分布式信源编码算法

为充分利用信息采集网络中信源的相关性,有效解决采集设备的存储能力和计算能力受限的问题,提出了一种基于低密度校验码(LDPC)的分布式信源编码算法,将编码复杂度转移到解码端,在保证解码输出质量的基础上有效降低信源编码复杂度.该算法针对高斯信源,基于陪集分割原理,采用LDPC实现.实验结果表明:相对于网格码和Turbo码,该算法更加直观、简单,且在相关信噪比较低时具有明显的优势,当符号错误率为10-3时,相对于网格码和Turbo码,信噪比分别有3.0~3.5dB和0.7dB左右的改进.     

HDTV信源解码器的实现

提出将高清晰度电视级的ＭＰＥＧ－２传送流分成四个标准电视流分别进行解码，然后再合成一路高清晰度电视数据，经过数模转换后输出到高清晰度电视监视器进行显示，这样实现ＨＤＴＶ的信源解码器可行行高，易于调试，可以充分利用现有的专用芯片，并与ＳＤＴＶ级的解码相兼容。     

基于FPGA的高清晰度电视显示器测试信号发生器的研究与实现

对第一代高清晰度电视(HDTV)显示器测试信号发生器进行了重大改进，把由14片IC实现的数据存储阵列放进了现场可编程门阵列(FPGA)中，从而提高了FPGA的利用率，节省了成本，并提高了系统的可靠性，本仪器的功能仍是实现满足4种HDTV视频标准的中国电影电视行业推荐的13种测试图案。     

MPEG—2解码中的音视频同步及其实时实现

音视频同步是ＭＰＥＧ－２实时解码实现的难点．讨论了ＭＰＥＧ－２的音视频同步模型，提出了一种适于实时解码的ＭＰＥＧ－２音视频同步算法，给出了同步的判断准则和实际的处理过程．对于不同的失步类型，采取跳帧或重复一帧的纠正措施．采用中断方式实现解码芯片与主控芯片的通信，主控芯片建立ＰＴＳ表并判断是否同步，在失步时控制解码芯片采取纠正措施．这种音视频同步算法已经成功地应用于作者研制的高清晰度电视（ＨＤＴＶ）信源解码功能样机中．实验表明，它能够准确、可靠地实现音视频同步．     

HDTV系统音视频显示时间标签同步生成和自适应交织策略

分析了MPEG—2系统中音视频数据的解码时序，以及理想解码器中的音视频同步原理，结合HDTV系统复用器的设计，提出了音视频PTS同步生成和基于具有相近PTS值的音视频访问单元在码流中相对位置的自适应交织策略。实验结果表明，该策略解决了码流速率高，特别是音频码率相对于视频码率较低时出现的音视频不同步和解码器缓，中区上溢或下溢问题，有效地降低了解码器缓冲区的容量和控制复杂度。     

一种LT码编码生成矩阵的伪随机产生方案

常用的LT码编码生成矩阵的传输方案是在每个编码数据包的头部额外增加一个开销,用于放置该数据包对应的编码生成矢量.该方案会产生较大的开销,造成传输效率降低.给出了一种编码生成矩阵在编码器和译码器间伪随机同步产生的方案.采用该方案时,只要编码器和译码器伪随机数发生器的算法相同,种子也相同,就能产生一样的均匀伪随机数序列,将其进行转化后就能得到相同的编码生成矩阵.种子数据量小,且只需要在伪随机数发生器初始化时编码器和译码器间交换一次即可.实验结果显示,生成的伪随机度值符合指定的度分布函数,数据包的伪随机选择也符合泊松分布.相比较传统方案,该方案避免了编码生成矩阵的直接传输,减少了传输开销,提高了传输效率.     

高清电视音频解码的定点DSP实现

实现基于DVB标准的高清电视多通道音频解码．对标准中定义的子带合成滤波流程进行优化，并利用窗系数的对称性和位分配表的相似性，使运算量和存储量减少50％以上．通过使用实时操作系统DSP／BIOS对DSP进行开发，简化了开发流程和接口控制，使不同DSP间代码移植简单．该解码器也可应用于数字音频广播的信源解码．     

HDTV解调芯片中RS解码器的电路优化

针对RS（reed-solomon）解码器在HDTV解调芯片中的应用,从运算子模块的优化开始,直至对整体电路的结构提出几种优化方法,解决了电路规模过大,结构过于复杂的问题.在优化过程中对常数乘法器采用了对相同运算逻辑的复用,使用分时复用对整体电路结构作出的简化,在设计中应用了读写分离的双口SRAM提高了电路速度.优化后的电路符合HDTV解调芯片的性能要求,成功实现了对RS（204,188）的解码纠错,同时缩小了电路规模、减小了复杂程度,降低了成本.     

HDTV音频解码系统算法优化及实现

Dolby AC-3是杜比实验室的第三代感知音频编解码系统,将心理声学模型溶入其中,大大地提高了编解码性能.本文介绍了Dolby AC-3音频标准解码算法的基本原理,并通过C程序实现该解码算法.详细推导了用两个N/4点的DCT-II来实现N点的改进离散余弦反变换(IMDCT)解码单元的优化算法,将此AC-3解码算法进行仿真试验,对仿真结果进行主客观评价.评价结果显示解码速度得到提高,为AC-3解码器的实时实现奠定了基础.     

高吞吐率可变长码解码器的设计与实现

可变长码是视频压缩中常用的熵编码方式,因为码字的长度不固定,可变长码的解码器设计往往是整个视频解码器的难点之一.针对视频解码对可变长码解码器解码速率的要求,提出了多路并行解码的方案,排除了长度信息的反馈迟延对解码速率的制约.对解码过程中使用的分组信息表和解码符号表进行了改进,提出伪基础地址查表的方法,使分组信息表相对于同类解码器占用存储资源减小1/3,运算也相应简化.本方案可以在时钟频率为74.25 MHz的FPGA平台工作,可成为高清晰度数字电视解码器的组成部分.