直接旋转CORDIC算法及其高效实现

针对迭代方式运算的CORDIC(坐标旋转数字计算机)算法存在着输出延时大、运算速度慢、硬件消耗较多等问题,提出改进的CORDIC算法,将查找表法和传统CORDIC算法相融合,直接用二进制角度值的补码进行旋转计算.首先通过查找表将角度值细化,然后通过数学量化分析,根据细化后的较小角度补码,直接按其位值进行2-i角度的免缩放因子单向旋转,无须根据中间迭代结果判断次级迭代方向,有效减少迭代次数及中间数据处理时间.仿真实验结果表明:16位改进的CORDIC算法能有效输出正余弦值补码,最大时延降低37.5%,寄存器消耗节省47.5%,最高工作频率有所提高,平均误差值也有所减小.     

定点CORDIC算法的误差控制

通过对CORD IC算法误差原因的分析,提出了一种降低定点算法误差累积的方法,从而可以使算法误差不随迭代深度增加而增加,进而得到更精确的函数值。文章首先分析了CORD IC算法的基本原理,依据此原理给出了典型CORD IC算法的基本结构,该结构可以用来有效计算超越函数的值;随即针对坐标转换时的误差累积效应以及误差较大的问题,给出了相应的误差分析以及修正的算法结构。FPGA仿真及实验结果表明,在不大幅牺牲速度的情况下,增加少量资源,可以在一定程度内控制算法的误差。     

CORDIC在基于FPGA的神经网络设计中的应用

在基于FPGA的神经网络设计中,提出一种采用直接坐标旋转数字计算机(CORDIC)算法计算神经元激励函数ex的方法,依靠移位和求和能够实现快速、精确的指数函数计算,较查表法和间接CORDIC算法既节省了大量片内资源,又提高了计算速度和精度.利用Xilinx公司ISE开发工具进行仿真实验,结果表明直接CORDIC算法的计算速度是间接CORDIC算法的14倍,证明了该算法计算指数函数的快速性与精确性.     

基于CORDIC算法的QDDS信号发生器设计

文章提出了一种采用CORDIC算法实现QDDS信号发生器的设计方法;设计采用VHDL语言描述硬件电路和CycloneⅡ系列FPGA开发平台实现,通过Synplify Pro进行优化综合和Modelsim SE验证.设计结果表明采用CORDIC算法设计的QDDS信号发生器具有运算速度高、电路规模小的特点,优于常用的查表法...     

高精度低消耗CORDIC算法设计

针对CORDIC算法存在硬件资源消耗大、输出精度低等问题,提出一种基于区间合并迭代的改进CORDIC算法.算法在两段式CORDIC算法的基础上,采用区间合并迭代来完成第二阶段的合并迭代运算.针对合并迭代中移位运算产生的截位误差,区间合并迭代通过减少数据移位的大小和次数来减少在合并迭代过程中产生的数据误差和资源消耗．仿真结果表明,改进CORDIC算法不仅保留了两段式算法在低时延上的良好特性,在寄存器消耗上也相比基本算法减少36.8%,相比三段式和两段式算法分别减少14.8%和9.5%.当给定16 bit的输出位宽时,改进算法的平均误差相比基本算法降低37.0%,相比三段式和两段式算法分别降低19.4%和24.5%,因此更适用于高速、高精度、低消耗的现代数字通信.     

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具 ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.     

基于混合CORDIC的神经网络激活函数的实现

讨论了基于混合坐标旋转数字计算机算法设计并实现对数-S形激活函数的方法,采用超高速集成电路硬件描述语言和流水线技术构造的对数-S形函数的寄存器传输级模块在现场可编程门阵列上给予硬件实现,优化后的对数-S形函数模块结合了查找表和坐标旋转数字计算机迭代算法的特点,具有高效率、高速度、高精度等优点.实验数据表明,本设计模块计算结果的平均误差为0.05 %,最大误差为0.19 %,最大工作频率为109 MHz,满足神经网络超大规模集成电路的要求.     

一种改进的免缩放坐标旋转数字计算算法及其实现

针对经典的免缩放坐标旋转数字计算算法存在的迭代次数过多和适用角度范围较小的缺点,提出了一种基于查找表方法的改进算法.该改进算法在扩展了适用角度范围的基础上,对折叠后的区域进行了进一步细分,以查找表代替了原算法中的冗余迭代过程.最后在MATLAB平台和现场可编程门阵列(field programmable gate ar...     

低时延CORDIC算法计算平方根电路设计研究

开平方运算广泛应用于数值分析、调制解调、图像处理等领域,而应用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)进行平方根运算是一种新应用.基本CORDIC算法精度必须用迭代次数作保证,而较多的迭代次数会导致时延过大等问题,通过运用建立查找表、单向旋转、合并迭代和免除补偿因子等手段,提出一种能够免去大部分迭代运算的改进CORDIC算法用于平方根计算.相较于基本算法计算平方根,该改进算法使用了一半的时钟周期便能得到输出结果,大大减少了输出时延,而且可以达到较高的计算精度,更加适合实时性要求高的应用场合.     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

CORDIC算法的优化及实现

为提高坐标旋转数字计算(CORDIC)算法的精度并降低硬件资源消耗,对CORDIC算法收敛性以及旋转序列的选取进行了研究.针对圆周系统下CORDIC算法的角度覆盖范围、硬件资源和运算精度等问题提出了进一步的优化措施.利用经过优化后的CORDIC算法,在FPGA中实现了流水线结构的正余弦函数和反正切函数,并把运算精度与硬件资源消耗与Xilinx IP核进行了比较.比较结果表明该优化算法在提高运算精度的同时能够有效降低硬件资源消耗.      

基于CORDIC算法的QDDS设计及其FPGA实现

设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.     

低复杂度的改进型CORDIC优化算法研究

CORDIC算法在电子、通信领域有着广泛的应用.传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂,运算速度降低,此外它能够计算的角度范围也有限.针对传统CORDIC算法的缺陷,提出一种改进型CORDIC优化算法,它不需要模校正因子和查找表,只需通过简单的移位和加减运算就能实现多种超越函数的计算,从而能够减少硬件资源,提高运算性能,并通过区域变换使得该算法能够适用于所有的旋转角度.误差分析表明该算法具有很小的误差.     

正断层错动下地铁盾构隧道变形破坏模型试验研究

为揭示跨隐伏断层地铁盾构隧道结构变形破坏特征,采用自主设计的模拟隐伏断层错动加载试验装置,开展1∶25几何比例的跨断层盾构隧道模型试验,分析正断层错动下盾构隧道的力学响应规律及变形破坏特征.试验结果表明：在2 cm正断层错动影响下,隧道纵向差异变形呈现非线性增大趋势,环缝接头张开变形主要位于断层下盘隧道拱顶及断层上盘隧道拱底,且环缝峰值张开量已超过盾构隧道接缝防水限值;断层延长线与隧道交界处管片直径收敛变形较为严重,该处管片呈现拱腰外侧受拉、拱顶及拱底外侧受压的受力状态;管片与地层之间接触压力受断层错动的影响较大,存在围岩挤压区与围岩松散区,但接触压力峰值相对较小;盾构隧道的主要变形破坏特征为环缝接头拉裂破损、管片纵向开裂及环缝接头变形,管片发生斜向剪切破坏及局部压溃破坏的概率较低.基于盾构隧道环纵向变形破坏特征,建议将管片环缝变形及接头混凝土拉裂破损作为界定跨断层盾构隧道结构破坏的主要控制指标.基于隧道的变形破坏模式,提出了跨断层盾构隧道结构设计及应对措施的建议.     

基于CORDIC改进算法的高速DDS电路设计

实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一种高速直接数字频率合成(DDS)数字核心电路设计.该电路在Jazz公司0.35 πm工艺(ri35sy101库)条件下达到1 GHz的工作频率,具有参数灵活可调特征,可作为IP应用于AD9858和AD9910等高端DDS芯片.     

基于FPGA的CORDIC算法研究

CORDIC（TheCoordinateRotationalDigitalComputer）算法是将复杂的数学函数化成简单的加法和移位操作,因此被广泛应用到数字信号处理算法的硬件实现中。基于CORDIC算法的流水线型的正／余弦运算电路具有精度高、误差小、电路结构简单等特点。     

基于CORDIC算法的DDFS实现研究

介绍了CORDIC(坐标旋转数字计算机)算法实现直接数字频率合成器(DDFS)中相位到正弦幅度转换的原理,提出了一种优化的基于CORDIC算法的DDFS的FPGA(现场可编程门阵列)结构,并对其中的关键部件CORDIC处理器的结构进行了较详细的描述.该结构在一定的输出精度下可以达到较好的无杂散动态范围(SFDR),同时需要的硬件资源较少,便于FPGA实现.