基于噪声消除的低噪声放大器架构

提出了一种基于噪声消除与衬底交叉耦合技术的宽带低噪声放大器(LNA)架构,在共栅(CG)与并联反馈组合的噪声消除结构基础上,采用了衬底偏置和衬底交叉耦合技术使输入级的等效跨导增大,提高了噪声消除路径中的消除率,降低了电路的噪声指数.基于噪声消除原理,通过在输入级金属氧化物晶体管(MOS)的衬底上采用无源增益增强的方式,增加了输入级跨导的自由度,改善了原结构输入匹配与噪声指数之间相互制约的问题.根据LNA架构中节点的基尔霍夫电流公式,分析了新架构的增益、输入匹配和噪声指数.与现有噪声消除结构相比,采用衬底交叉耦合技术使这个LNA架构的噪声指数降低了13.3%.     

基于多重反馈环路技术的0.8～5.2GHz CMOS宽带LNA设计

在传统共栅放大器结构基础上,基于0.18μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2GHz宽带低噪声放大器(LNA).该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化.后版图仿真结果显示,在0.8~5.2GHz频段内,该宽带LNA的功率增益范围为12.0~14.5dB,输入反射系数S_(11)为-8.0~-17.6dB,输出反射系数S_(22)为-10.0~-32.4dB,反向传输系数S12小于-45.6dB,噪声系数NF为3.7~4.1dB.在3GHz时的输入三阶交调点IIP3为-4.0dBm.芯片在1.5V电源电压下,消耗的功率仅为9.0mW,芯片总面积为0.7mm×0.8mm.     

作为世界文学研究的美国华裔英语文学批评

在传统共栅放大器结构基础上,基于0.18 μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2 GHz宽带低噪声放大器(LNA). 该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化. 后版图仿真结果显示,在0.8~5.2 GHz频段内,该宽带LNA的功率增益范围为12.0~14.5 dB,输入反射系数S11为-8.0~-17.6 dB,输出反射系数S22为-10.0~-32.4 dB,反向传输系数S12小于-45.6 dB,噪声系数NF为3.7~4.1 dB. 在3 GHz时的输入三阶交调点IIP3为-4.0 dBm. 芯片在1.5 V电源电压下,消耗的功率仅为9.0 mW,芯片总面积为0.7 mm×0.8 mm.     

移动通信基站前端LNA的设计与仿真

以FET管ATF36077实现基站接收机前端的低噪声放大器(LNA).首先根据设计指标确定FEIT管的直流工作点及偏置网络;其次通过输出端并联电阻元件以及对器件源端的电感值进行优化,以保证放大器工作的稳定性;最后以最小噪声系数和最大增益要求设计输入和输出匹配网络.结果表明:工作频率为1.92～1.98 GHz时,既可满...     

0.1-1.2GHz宽带巴伦低噪声放大器设计

提出了一种可用于0.1-1.2 GHz射频接收机前端的宽带巴伦低噪声放大器(Balun-LNA).采用噪声抵消技术,输入匹配网络的沟道热噪声和闪烁噪声在输出端被抵消,在宽带内可同时实现良好的输入匹配和低噪声性能.通过分别在输入匹配级内增加共源放大器,在噪声抵消级内增加共源共栅放大器实现单端转差分功能.电路采用电流复用技术降低系统功耗.设计基于TSMC 0.18 μm CMOS工艺,LNA的最大增益达到13.5dB,噪声系数为3.2-4.1 dB,输入回波损耗低于-15 dB.在700 MHz处输入1 dB压缩点为-8 dBm,在1.8 V供电电压下电路的直流功耗为24 mW,芯片面积为0.062 5 mm 2 .     

一种具有0.5dB噪声系数的450～470MHz单片集成LNA

基于0.5μm赝配高电子迁移率晶体管(pHEMT)工艺,设计制造了一款工作于450~470MHz频段的单片集成低噪声放大器(LNA),该LNA采用阻容负反馈的方式实现输入阻抗匹配,减小了无源元件占有的芯片面积,达到了单片集成的目的,同时降低了使用成本.测试结果表明,该单片集成LNA具有40dB左右的增益和约0.5dB的噪声系数,其低噪声性能十分优秀,这得益于pHEMT管不引入高损耗的片上电感所带来的好处及其本身优异的低噪声特性.     

SiGe HBT低温敏宽带低噪声放大器设计

采用两级锗硅异质结晶体管(SiGe HBT)低噪声放大芯片,通过ADS2015进行宽带电路匹配设计了一款频率覆盖超短波到L波段的宽带低噪声放大器(LNA).仿真显示该LNA工作频率在0.07～2 GHz,增益Gain>30 dB,噪声系数NF<0.78,增益平坦度Gain Flatness<0.2 dB,输入输出回波损耗Return Loss<-10 dB.实测结果显示常温下该LNA测试指标和仿真结果基本一致,233 K低温下该LNA的Gain实测值比常温下测试结果增大1 dB左右,其它指标基本一致,证实了采用SiGe HBT放大芯片设计的低噪声放大器噪声性能良好且具有低温敏特性.     

一种全频段GNSS应用的低噪声放大器

设计一种满足全频段全球卫星导航系统(global navigation satellite system,GNSS)接收机应用要求的低噪声放大器(low noise amplifier,LNA)。为提高射频前端的集成度并降低成本,提出一种基于发射极电感负反馈结构宽带LNA的实现方法,并对电路结构、宽带输入阻抗匹配和噪声性能进行分析。电路采用0.18μm SiGe BiCMOS工艺设计和实现。研究结果表明:在GNSS全频段范围(1 164~1 610 MHz)内,输入回损大于8.0 dB,输出回损大于8.9 dB,噪声系数低于1.30 dB,功率增益高于14.9 dB,输入三阶互调点为-5.8 dBm。芯片最低功耗为9.6 mW,面积约为600μm×650μm。     

具有抑制窄带干扰带阻特性的3～10GHz超宽带LNA

为在超宽带(Ultra-wideband,UWB)通信中抑制工作频带内的窄带干扰,提高接收机性能,提出了一个用于超宽带接收机的具有带阻特性的低噪声放大器(low noiseamplifier,LNA)。该放大器利用源简并电感得到实数的输入阻抗,利用输入匹配网络扩展工作带宽,利用具有带阻特性的负载网络得到宽带内的带阻特性。通过建立源简并结构超宽带LNA的电路模型,分析了超宽带LNA的放大器晶体管尺寸与功耗、增益、噪声系数之间的关系,提出了放大器晶体管尺寸的设计方法,同时给出了输入匹配网络和负载网络的电路结构和设计方法。基于SMIC 0.18μm CMOS工艺的仿真表明,通过该方法设计的LNA,其通带和阻带性都能符合设计指标要求。     

具有抑制窄带干扰带阻特性的3～10GHz超宽带LNA

为在超宽带(Ultra-wideband,UWB)通信中抑制工作频带内的窄带干扰,提高接收机性能,提出了一个用于超宽带接收机的具有带阻特性的低噪声放大器(low noise amplifier,LNA)。该放大器利用源简并电感得到实数的输入阻抗,利用输入匹配网络扩展工作带宽,利用具有带阻特性的负载网络得到宽带内的带阻特性。通过建立源简并结构超宽带LNA的电路模型,分析了超宽带LNA的放大器晶体管尺寸与功耗、增益、噪声系数之间的关系,提出了放大器晶体管尺寸的设计方法,同时给出了输入匹配网络和负载网络的电路结构和设计方法。基于SMIC 0.18μm CMOS工艺的仿真表明,通过该方法设计的LNA,其通带和阻带性都能符合设计指标要求。     

毫米波单片低噪声放大器的研制

采用OMMIC0.18μm GaAs pHEMT工艺,研制了两级和三级2种毫米波单片低噪声放大器.以最小噪声度量为设计依据,通过适当提高偏置电流的方法改善毫米波频段的增益,使得放大器在保持噪声系数较小的同时获得较高的增益.两级低噪声放大器采用串联负反馈结合并联负反馈的结构,可以获得比较平坦的增益;三级低噪声放大器采用三级相似的串联负反馈结构级联,可以紧凑结构、在相同的芯片尺寸下获得较高的增益,2种低噪声放大器芯片的尺寸均为1.5mm×1.0mm.测试结果表明,在28~40GHz频段内,两级低噪声放大器增益最大为15.4dB、噪声系数最小为3.2dB;三级低噪声放大器增益最大为24.8dB、噪声系数最小为2.73dB,达到预期目标.     

用于GNSS的高增益宽带低噪声放大器

基于UMC 0.18 μm CMOS 工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA). 其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能. 此外,采用共源共栅结构提高电路的反向隔离度. 仿真结果表明,在电源电压为1.8 V 的条件下,低噪声放大器的-3 dB 带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz 内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB 和-40 dB. 芯片核心面积为740 μm×445 μm.     

负反馈对放大器性能的影响

反馈是将输出量（电压或电流）的一部分或全部按一定方式送回放大器的输入回路来影响净输入量的一种信号控制方式．使放大器净输入量得到增强的反馈是正反馈,反之为负反馈．放大器中引入负反馈,用以改善放大器的一些重要性能,引入直流负反馈可以稳定电路的静态工作点,引入交流负反馈可以提高增益的稳定性,减小非线性失真,扩展通频带等．负反馈放大器的方框图如图1所示：代表输入量,代表x净输入量,xf代表反馈量,代表输出量．其中各量的关系为开环增益,反馈系数,闭环增益．在放大器中引入负反馈后,会在以下几个方面对放大器性能产…     

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求，基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier，LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡，在Cascode结构输入和输出间并联反馈电容，实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入 1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求，LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5 GHz内，整个接收芯片增益为14.6 ~15.2 dB，S11、S22<-9.8 dB，NF<2.1 dB，2.45 GHz输入1 dB压缩点为-2.7 dBm，输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性，所设计的LNA展现出了较好的线性度表现.     

基于功耗约束的电容交叉耦合低噪声放大器

本文在TSMC0.18μm CMOS工艺下,采用差分电路结构,通过功耗约束的噪声优化方法设计了一个2GHz下的CMOS无线射频接收模块低噪声放大器。本文使用限定功耗的噪声优化方法设计放大器的器件参数,并且在电感负反馈cascode LNA的基础上引入一对交叉耦合的电容,消除了寄生电容的影响。通过EAD工具ADS2009软件对电路进行仿真,仿真结果表明本文所设计的低噪声放大器在1.8V供电下的主要参数为23.23dB的增益、0.778dB的噪声指数及11.5mw的功率消耗。     

宽带平衡式低噪声放大器的研究与设计

为解决低噪声放大器设计时带宽和驻波的问题,提出一种结合平衡放大结构和负反馈技术设计宽带低噪声放大器的方法。采用ATF38143晶体管,利用ADS软件对其进行匹配优化,以自偏压的形式提供负压简化电路,通过并联谐振电路调节增益平坦度,设计出一个工作在1.5~2.5 GHz内、端口驻波小于1.4,噪声系数优于0.55、最大增益大于14 dB、带内增益平坦度优于2 dB的宽带低噪声放大器,很好地解决了低噪声放大器的带宽和驻波问题。     

对负反馈放大器的再认识

我们知道引入负反馈后,放大电路的性能得到了改善,负反馈放大器的闭环增益A_f与开环增益A之间的关系是:A_f=A/(1 AF),也就是说引入负反馈后,其增益(传输函数)值下降了,其中A_f=x_0/x_i,A=x_0/x_di,F=x_f/x_0,而x_i,x_di,x_0,x_f,分别为放大器的原输入信号,净输入信号,输出信号和反馈信号,那么,在4种基本类型的负反馈放大器中,每种类型其电压放大倍数和电流放大倍数的求解是否有规律可循,怎样求解,它们之间的关系如何?怎样理解负反馈放大器对输入、输出电阻的影响?本文试对这些问题作一探讨和总结。     

低电压全摆幅恒跨导CMOS运算放大器的设计

给出了一种常用两级低电压CMOS运算放大器的输入级、中间增益级及输出级的原理电路图,并阐述其主要工作特性.输入级采用了NMOS管和PMOS管并联的互补差分输入对结构,使输入共模电压范围达到全摆幅（rail-to-rail）,并采用了成比例的电流镜技术以实现输入级跨导的恒定;中间增益级采用了适合低电压工作的低压宽摆幅共源共栅结构的电流镜负载,提高了输出电阻,进而提高了增益,同时更好的实现了全摆幅特性;输出级采用了高效率的推挽共源极功率放大器,使输出电压摆幅基本上可以达到全摆幅;为了保证运放的稳定性与精确性,其基准电流源采用一个带电流镜负载的差分放大器;为防止运放产生振荡,采用了带调零电阻的密勒补偿技术对运放进行频率补偿.     

2.5Gb/s低噪声差分交叉耦合跨阻放大器的设计与实现

本文基于UMC 0.18 μm CMOS工艺,设计了一款低噪声交叉耦合结构的跨阻放大器.该电路由优化的调节型共源共栅(RGC)结构和输出缓冲级构成,其中采用两级共源放大器作为RGC结构的辅助放大器,用于提升电路的等效跨导和带宽.此外,通过优化电路参数以及在输入端引入阶梯型无源匹配网络来进一步拓展带宽和降低电路噪声.测试结果表明,在探测器等效电容为300pF时,所设计跨阻放大器芯片的-3d B带宽为2.2GHz,跨阻增益为61.8d B?,平均等效输入噪声电流谱密度仅为9 pA/(Hz)~(1/2),成功实现了2.5Gb/s的传输速率.在1.8V电源电压下,芯片功耗为43m W,包括焊盘在内的芯片总面积为1×1mm~2.     

基于电流复用与有源电感的UWB LNA

设计了一款超宽带低噪声放大器(UWB LNA).采用Cascode-共基极电流复用结构,直流通路时能有效降低功耗,交流通路时增加了电路的增益,并且保持了Cascode结构高反向隔离性的优点.采用有源电感替代输出级的螺旋电感,减小了芯片面积,并且通过改变有源电感等效电感值的大小,实现UWB LNA增益的调节功能.基于Jazz 0.35μm SiGe BiCMOS工艺,利用射频/微波集成电路仿真工具ADS对该UWB LNA进行了验证.结果表明:在3.1~10.6GHz频段内,增益大于14.1dB,噪声系数小于4.0dB,输入与输出反射系数均小于-10dB,频率为7GHz时输入三阶交调点为-11dBm,功耗为19.75mW.