基于有限域的LDPC卷积码构造算法

采用有限域方法研究获得具有快速编码特性的规则、时不变LDPC（Low-Density Parity-Check,低密度奇偶校验）卷积码的构造算法. 首先给出基于有限域GF(q)所构造的准循环(QC)LDPC码的基矩阵结构特性;然后提供了一种新的代数构造及其对应的修正的矩阵结构;最后,根据QC与LDPC卷积码之间的环同构关系,获得了具有快速编码特性的LDPC卷积码的多项式矩阵结构. 代数构造方法简化了整个构造过程. 而LDPC卷积码的快速编码特性减小了编码复杂度,简化了编码器结构. 用基于置信传播(BP)的译码算法在加性高斯白噪声(AWGN)信道上获得的仿真结果表明,与其他结构化LDPC卷积码相比,文中所构造的码具有更好的性能.     

利用斐波那契数列构造QC-LDPC码的方法

利用斐波那契数列的特点,提出了一种准循环低密度奇偶校验码(QC-LDPC)码的编码器设计方法.该编码器设计利用了斐波那契数列的一种顺序排列方法,构造的校验矩阵H不含四线循环,具有准循环结构,节省了校验矩阵存储空间,对码长和码率参数的设计具有较好的灵活性.该编码器算法复杂度与码长成线性关系,易于编码.仿真结果表明,在加性高斯白噪声信道条件下,该编码方案具有优于阵列LDPC码的性能.     

一类低密度奇偶校验码的设计

低密度奇偶校验码(LDPC)是哥拉格于1962年提出的一种性能非常接近香农限的好码,并被MacKay和Neal两度重新发现,且证明了它在与基于BP(Belief-Propagation)的迭代译码算法相结合的条件下具有逼近Shannon限的性能.LDPC码的优异的性能及其在信息可靠传输中的良好应用前景,成为当今信道编码领域最瞩目的研究热点.笔者选用国际电信联盟推出的一种方案,设计了一类低密度奇偶校验LDPC(Low Density Parity Check)码.设计是针对分组块长为276比特,码率为0.7572,采用了6位量化方案.根据可编程逻辑器件(CPLD)的结构特点,提出了LDPC码的译码器结构和相应的编码器结构及其具体实现方案,并对编码方案进行了严密推导.该LDPC码适合用于ADSL传输.     

规则LDPC码构造的论述

LDPC码是一种线性分组码,它的校验矩阵是稀疏矩阵。如果校验矩阵的每列含有j个非0元素(一般要求j大于等于3),每行含有k个非0元素,则称这种含非0元素数目固定的校验矩阵所对应的LDPC码称为规则码。如果含非0元素数目不固定,则称为非规则码。规则码具有规则的二分图结构,即每个变量节点和恒定数目的校验节点相连并且每个校验节点又和恒定数目的变量节点相连,利用和积译码算法可以得到较好的性能。本章构造的LDPC码均是规则LDPC     

递归构造低密度校验(LDPC)码的方法

针对Tanner图中圈的增加会影响码的性能的问题,提出了一种递归构造低密度校验(LDPC)码的方法。该方法利用一个短的LDPC码的校验矩阵作为其母矩阵,在此基础上采用循环置换矩阵构造一个长的LDPC码。通过对循环转置矩阵的参数进行约束,可以保证所构造的长码的Tanner图中指定长度的圈的个数等于或者小于其短码,且可以构造规则或者非规则的LDPC码。仿真结果表明,采用该方法构造的LDPC码具有较低的误码平台,其性能与好的随机LDPC码几乎相同。     

可快速编码的多码率原模图LDPC码设计

原模图LDPC码的实际应用涉及到两个问题:快速编码和编码复杂性.与其他LDPC码相比,原模图LDPC码的结构适合快速解码,但不一定能够实现快速编码.现有的原模图LDPC码的编码是根据生成矩阵进行编码,因其生成矩阵不是稀疏的,所以存在编码复杂性问题,这给编码器的硬件实现带来较大的困难.为了降低原模图LDPC码编码复杂度,本文提出一种可快速编码的多码率原模图LDPC码的设计,提出的多码率原模图LDPC码不存在4环,无低码重码,其快速编码算法能够降低编码复杂性,使编码器的硬件易于实现.在AWGN信道仿真结果表明,提出的可快速编码的多码率LDPC码的误码率性能和纠错性能优于GB20600 LDPC码.     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.     

基于DSP的IEEE 802.11ac LDPC码编码器的设计与实现

本文提出了适用于IEEE 802.11ac标准草案LDPC码编码器的设计方案。设计方案针对LDPC码的校验矩阵的准循环、双对角线的结构特点,采用了具有低复杂度的快速迭代算法,在FreeScale公司的MSC8156 DSP平台上实现了LDPC码的编码器,并对代码进行了合理的优化。测试结果显示,使用MSC8156的一个运算核心进行编码的平均速率可达1Gbps以上,满足系统要求。     

基于数字信号处理器的IEEE 802.11ac低密度奇偶校验码编码器的设计与实现

本文提出了适用于IEEE 802.11ac标准草案LDPC码编码器的设计方案。设计方案针对LDPC码的校验矩阵的准循环、双对角线的结构特点,采用了具有低复杂度的快速迭代算法,在FreeScale公司的MSC8156 DSP平台上实现了LDPC码的编码器,并对代码进行了合理的优化。测试结果显示,使用MSC8156的一个运算核心进行编码的平均速率可达1Gbps以上,满足系统要求。     

高码率下的规则准循环LDPC 码构造方法

介绍了一种基于有限几何LDPC 码构造高码率规则准循环LDPC 码的方法. 首先,将一个欧式几何 LDPC 码分解成由其子矩阵构成的矩阵. 其中每个子矩阵具有循环结构从而使其具有准循环结构. 然后,利用这 种结构构造了一个辅助矩阵来去除其中的6 环结构. 按照这种方法构造了3 种码长适中,码率分别为0.875、0.91 和0.92 的规则准循环LDPC 码. 仿真结果中,这些码的误码性能表明此方法有较好的效果.     

LDPC Decoder for CCSDS Code by Flipping Bits and Fetching Words

The well-known CCSDS(consultative committee for space data systems) LDPC(low density parity check) code for near-earth applications is discussed and used for a case study of Mc Eliece system. First, a data error is picked out with the CCSDS LDPC code. The problem with its generator matrix is illustrated and overcome by a shortened code with some middle code bits deleted. In correspondence, its parity check matrix is also revised with the new quasi-cyclic(QC)-LDPC code. Second, a fast decoding scheme for general QC-LDPC codes is proposed based on flipping bits and fetching words. Besides, a lightweight CCSDS LDPC code based Mc Eliece system can be set up with such codes. The repaired CCSDS LDPC code is supposed to be still useful for communications and storages, and the normalized decoding algorithm is also efficient for general QC-LDPC codes.     

Design and Implementation of a Novel Algorithm for Iterative Decoding of Product Codes

A novel product code iterative decoding algorithm and its high speed implementation scheme are proposed in this paper.Based on partial combination of selected columns of check matrix,the reduced-complexity syndrome decoding method is proposed to decode sub-codes of product code and deliver soft output information.So iterative decoding of product codes is possible.The fast sorting algorithm and a look-up method are proposed for high speed implementation of this algo-rithm.Compared to the conventional weighing iterative algorithm,the proposed algorithm has lower complexity while offering better performance,which is demonstrated by simulations and implementation analysis.The implementation scheme and verilog HDL simulation show that it is feasible to achieve high speed decoding with the proposed algorithm.     

关于标准Reed-Solomon码的深洞猜想的注记

Reed-Solomon码是目前广泛应用于数字通信中的一类重要的极大距离可分码.Reed-Solomon码的译码过程通常采用最大似然译码算法.对于收到的一个码字u∈Fnq,最大似然译码算法关键在于确定码字u对于码C的错误距离d(u,C).熟知d(u,C)n-k,其中n,k分别为码C的码长和维数.若d(u,C)=n-k,则称u为码C的深洞.对于标准Reed-Solomon码,2012年洪和吴提出了一个著名的Wu-Hong深洞猜想.本文借助有限域Fq上极大距离可分码的生成矩阵,在一定条件下证明了标准Reed-Solomon码的Wu-Hong深洞猜想.     

基于等差数列与原模图的QC-LDPC码构造方法

针对准循环低密度奇偶校验 (quasi-cyclic low-density parity-check, QC-LDPC)码循环置换矩阵的移位次数确定问题,提出一种基于等差数列与原模图(arithmetic progression and protograph, APP)构造QC-LDPC码的新方法。该方法通过特殊等差算法得出等差数列,原模图结合该等差数列得到待扩展的基矩阵。该方法所构造的QC-LDPC码可灵活地选择码长和码率,而且其校验矩阵的围长至少为8。使用Matlab搭建了通信系统仿真模型,并在此模型基础上基于该构造方法构造的APP-QC-LDPC(4000,2000)码进行了模拟仿真。仿真结果表明,在相同条件下,当误比特率(bit error rate, BER)为10-6时,所构造码率为0.5的APP-QC-LDPC(4000,2000)码相对于基于渐进边增长(progressive edge growth, PEG)算法构造的PEG-QC-LDPC(4000,2000)码、基于等差数列(arithmetic progression, AP)算法构造的AP-QC-LDPC(4000,2000)、基于修饰(masking, M)技术所构造的M-QC-LDPC(4000,2000)码和基于最大公约数(greatest common divisor,GCD)算法所构造的GCD-QC-LDPC(4000,2000)码分别能改善约0.46,0.55,0.9和1.06 dB的净编码增益(net coding gain, NCG),具有较好的纠错性能。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

空间相关信道下空时分组码的子空间修正解码

针对空时分组码子空间盲解码算法在空间相关信道下性能下降的问题，提出了一种修正解码算法．在分析空间相关性破坏信号子空间和统计噪声子空间正交性的基础上，利用接收端已知的信道相关矩阵，修正接收端用于搜索的码字矩阵集合，使相关信道下分解得到的统计噪声子空间正交于修正的发送信号子空间，提高了解码性能．与传统解码的算法不同，该算法无需在发送端进行信道相关矩阵的估计和预编码，降低了发送端的编码复杂度．Monte-Carlo仿真实验表明，空间强相关信道下空时分组码子空间盲解码性能下降比较剧烈，采用新算法修正后的解码性能明显改善，在误比特率为10^-2、相关系数为0．8时，修正性能提高约2dB．     

一种基于稀疏序列的量子CSS码的构造

量子CSS码是一种简单、有效的量子码构造方法,已被应用到各类特性的量子码的构造之中.针对低密度奇偶校验码(LDPC)的优异性能,利用稀疏序列构造LDPC码校验矩阵的方法,提出了一种构造量子低密度奇偶校验码校验矩阵构造方法,采用快速编码算法,获得相应的量子码.最后,以(3,8)(16,6)量子码为例给出量子低密度奇偶校验...     

矩阵编码的遗传算法

针对遗传算法在求解矩阵运算的优化问题时,会出现编码过长或编码、解码复杂的现象。提出一种新的矩阵编码方式,同时也详细给出在矩阵编码下的交叉算子、变异算子和解码公式,可有效地解决编码过长和编码、解码复杂的问题。矩阵编码的遗传算法既可以保持二进制编码的交叉和变异的灵活性,又能适合于矩阵优化计算。     

基于压缩感知理论的线性分组码译码

将压缩感知理论应用于线性分组码的译码,提出差错图案E重构的压缩感知模型及校验矩阵H作为测量矩阵的构成形式和性质.将伴随式S作为测量信号,校验矩阵H作为测量矩阵,以(15,7)循环码为例,采用基追踪(BP)算法重构差错图案E的估值,并设计线性分组码译码的仿真实验方案.仿真实验结果表明,采用压缩感知理论与BP算法能较好完成线性分组码的译码.     

Turbo码的高效调制方案

Turbo码由于其接近香农限的特性而倍受关注,但标准的Turbo码是低码率码,其频带效率低,为了利用Turbo码低误码率的特点,同时又能提高其频带利用率,一个简单的方法是让其与高效率的高阶调制方案M－QAM相结合,本在高斯信道和瑞利平坦衰落信道条件下对数域最大后验概率（log－MAP）解码算法进行了研究和修改,使之适合这2种信道和高阶调制方案,通过采用一种实用方法,使得编、解码系统具有通用性,同时推导出精确计算高斯信道下调制码元对数似然值（LLR）的计算公式,并与近似算法进行了比较,仿真结果表明,在2种信道中,该方案具有很高的编码增益,同时频带效率也得到了提高。