锁相环路中讯号同步作用的分析

捕捉带宽和同步带宽是锁相环路的重要性能指标,通过增加环路的直流总增益,例如在滤波器环节中,加大直流放大倍数,可以扩大捕捉和同步带宽,但直流放大器放大倍数过大,将容易引起漂移和压控振荡器(VCO)的饱和阻塞而使环路工作不稳定,并且还会降低环路的噪声性能.最近胡华春在文[1]中通过实验指出:将输入讯号同时注入到压控振荡器中(图1)可以大大增加环路的捕捉和同步带宽.本文用同步振荡理论和锁相原理导出了环路的基本方程,从而可以看到将输入讯号同时注入到压控振荡器中可以产生同步     

具有自动振幅控制的CMOS压控振荡器

调频范围是压控振荡器的一个重要的性能指标,当调频范围增大时,振荡器的振幅会随着频率的不同而改变。为了保证压控振荡器在调频范围内振幅恒定,提出了一种新型的自动振幅控制的电路结构。自动振幅控制电路由峰值检测、比较器和低通滤波器几部分构成,自动振幅控制电路与压控振荡器组成的反馈环路控制压控振荡器的输出恒定。电路采用标准的0.35μm CM O S工艺流片并进行测试。测试结果表明:压控振荡器的调频范围为18.2MH z~24.3MH z,达到了28.7%,自动振幅控制电路保证压控振荡器的振幅变化仅为8.7%。     

一种VCO电路新型注入锁定方式研究

本文提出一种压控振荡器(VCO)电路的新型注入锁定方式,该方式通过VCO的电压调谐端口进行注入来实现频率锁定.采用MVE2400芯片搭建中心频率为2.45 GHz的VCO电路,参考信号通过VCO的电压调谐端注入,注入功率为-37 dBm,输出功率为3 dBm,注入功率比最高可达40 dB,锁定带宽为70 kHz,相位噪...     

有源环路低通中运放带宽对相噪的影响

锁相环是无线电系统的重要组成部分.在使用宽带压控振荡器的宽输出锁相环中,为了满足压控振荡器的调谐电压范围,使用运算放大器构建的有源环路低通是锁相环必不可少的组成部分.本研究从运算放大器单位增益带宽的角度,运用仿真手段,详细阐述该运放指标对锁相环相位噪声的影响,并选用两款不同的运放进行对比测试,进而得出设计过程中的选型指南.     

一种改进的双控制通路锁相环

提出一种改进的双控制通路锁相环结构。改进锁相环的两个控制通路有不同的压控振荡器增益。其中, 粗调节通路的压控振荡器增益较大, 用来调节锁相环的输 出频率范围; 细调节通路的压控振荡器增益较小, 用来决定环路带宽, 同时优化锁相环的抖动特性。电路芯片采用SMIC 0. 18 μm CMOS Logic 工艺加工。后仿真结果表明该锁相环的输出频率范围为600 MHz到1. 6GHz, 并有良好的抖动特性。     

电压控制LC振荡器

设计采用Motorola公司的MC1648P(压控振荡器)及双变容二极管与电感组成的振荡电路得到要求的频率范围的高频信号,从而组成电压控制LC振荡器.采用89C51单片机和数/模转换芯片TLC5615CP组成的单片机系统完成对变容二极管的电压调节控制,显示振荡器的当前振荡频率和电压峰-峰值.     

快速锁定的宽频带CMOS锁相环设计

设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs.     

基于Simulink的数字锁相环调频器研究与设计

现代通信系统,广泛地将锁相环应用在调频和解调技术上.鉴相器、环路低通滤波器、压控振荡器构成锁相环的主体.本文运用Matlab提供的Simulink仿真平台,直观地搭建出数字锁相环调频和解调器仿真图,验证了数字锁相系统的闭环信号跟踪特性.     

一种线性化轨对轨调节压控振荡器设计

为了解决控制电压范围小、调谐增益过大导致压控振荡器（voltage controlled oscillator, VCO）对控制线噪声抗干扰能力弱的问题，设计了一种高度线性化轨对轨频率调节的压控振荡器。采用SMIC 0.18μm CMOS工艺，设计了电压转电流电路实现控制电压与电流饥渴型振荡器尾电流的轨到轨线性转化，进而实现振荡频率的轨到轨线性调节；并且利用缓冲器优化振荡波形以适应锁相环系统应用。Cadence Spectre仿真结果表明，振荡器在1.8 V的轨对轨控制电压范围内都具有很好的线性，调谐增益为183 MHz/V，频率范围为0.89～1.22 GHz，中心频率1.06 GHz，功耗仅有227.8μW。本文设计适用于锁相环的集成应用，可为压控振荡器的设计提供支持。     

高速锁相环的核心部件压控振荡器的设计

提出了高速锁相环的核心部件压控振荡器(VCO)的一种设计方案，该VCO采用环路振荡器结构，主要由3级电流模驱动逻辑（CSL）反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成。仿真结果表明采用了CSL结构作为延时单元的压控振荡器具有良好的线性度，较宽的线性范围以及高的工作频率。     

高速锁相环的核心部件压控振荡器的设计

提出了高速锁相环的核心部件压控振荡器（VCO）的一种设计方案，该VCO采用环路振荡器结构，主要由3级电流模驱动逻辑（CSL）反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成。仿真结果表明采用了CSL结构作为延时单元的压控振荡器具有良好的线性度，较宽的线性范围以及高的工作频率。     

中频电源用单向电荷泵锁相环

研制了一种适用于中频电源逆变控制电路的锁相环.该锁相环无环路滤波器结构,采用单向电荷泵直接控制压控振荡器的方法,在满足中频电源逆变控制电路对相差和抗干扰能力要求的前提下,大幅提高了频率捕获速度.     

用于数字通信网网同步的智能锁相环

本文介绍了一种采用数字处理的智能锁相环系统。该系统由微处理器、压控振荡器及硬件电路组成,其性能优良,有较强的抗输入信号中干扰的能力,具有四种工作方式。本文将该环应用于主从网同步设备,并分析和讨论了该环路的设计,实现及性能。     

锁相调频发生器

采用锁相技术,可以使一个调频信号发生器有十分稳定的中心频率;但理论分析指出:这样一个环路对二阶滤波器来说并非无条件稳定,其稳定范围与滤波器类型有关。当输入等幅正弦调制信号时,输出信号的最大频偏是调制信号频率的函数。此外,尚有其他的附加失真。尽管如此,当对中心频率要求较严格时,仍不失为一个尚可利用的线路。 (一)概述利用锁相环路可以使本机振荡信号锁定在外来信号上,使得本机振荡信号频率与外来信号频率相等,而两个信号之间只存在一个固定的相位差。此相位差的大小视环路特性而异,但在环内噪声作用下会引起本机振荡器相位的抖动,即对构成环路的振荡器进     

应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86～5.28和3.14～3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz.     

电感及电容结构的压控振荡器电路设计与仿真

随着通信技术对射频收发机性能要求的不断提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节。针对压控振荡器设计过程中存在相位噪声这一核心问题,文中采用STMC 0.18μm CMOS工艺,提出了一种1.115 G的电感电容压控振荡器电路设计方案,利用Cadence中的Spectre RF对电路进行仿真。研究结果表明:在4～6 V的电压调节范围内,压控振荡器的输出频率范围为1.114 69～1.115 38 GHz,振荡频率为1.115 GHz时,在偏离中心频率10kHz处,100 kHz处以及1 MHz处的相位噪声分别为-90.9 dBc/Hz,-118.6 dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能。     

1.7GHZ取样锁相固态源

微波取样锁相固态源已成为现代通信、微波频率合成器中的一个关键性部件。本文叙述了它的工作原理,着重讨论了取样鉴相器,给出了它的数学表示式和相位模型方框图,也分析了环路滤波器和压控振荡器。     

锁相环路工作原理

锁相环路PLL是一个能够跟踪输入信号位相变化,以消除频率误差为目的的闭环自动控制系统,锁相环路PLL主要由鉴相器PD、环路滤波器LF和压控振荡器VCO组成,工作原理主要是频率牵引和位相锁定。PLL在无线电技术的许多领域,如调制与解调、频率合成、数字同步系统等方面得到了广泛的应用,已经成为现代模拟与数字通信系统中不可缺少的基本部件。     

千兆以太网物理层时钟产生/倍频单片集成电路设计

给出了一个基于TSMC 0.18 μm CMOS工艺设计的千兆以太网物理层时钟产生/倍频单片集成电路.芯片采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块,总面积为1.1 mm×0.8 mm.采用1.8 V单电源供电,测得在负载为50 Ω时电路的输出功率大于5 dBm.芯片在PCB板上键合实现锁相环路的闭环测试,测得锁定范围为130 MHz;当环路锁定在1 GHz时,振荡器输出信号的占空比为50.4%,rms抖动为5.4 ps,单边带相位噪声为-124 dBc/Hz@10 MHz.该电路适当调整可应用于千兆以太网IEEE802.3规范 1000BASE-X的物理层发信机设计.     

雪崩光电二极管反向偏压电路设计及仿真

为解决雪崩光电二极管正常工作时需要的直流反向偏压问题,提出了利用电感式升压电路的设计方法.该方法利用开关管、单电感、电容、电阻对5V直流电进行升压,结合555芯片组成的压控振荡器产生频率信号,控制开关管的导通与关断,并利用反馈电路控制压控振荡器的频率,同时采用Multisim9进行仿真.仿真结果表明,当输入电压为5V时,输出电压为160.096 V且保持稳定不变,解决了雪崩光电二极管在正常工作时需要在阴极加上很高直流反向偏压的问题.