面向 HEVC 的高效插值滤波 VLSI 架构设计

为满足 HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求, 提出了一种 面向 HEVC 的高效率分像素插值滤波 VLSI(Very Large Scale Integration)架构设计。 在 HEVC 标准分像素插值算 法的基础上, 构造高并行度和流水线的插值滤波 VLSI 架构; 利用滤波器系数反转对称性, 设计可复用 8 阶滤 波器结构, 以减少滤波器硬件面积; 在传统的单输入通道插值器的基础上, 设计两路并行的 8 输入插值器, 以 提高数据吞吐量。 实验结果表明, 该设计能在频率为 34. 2 MHz 下完成 1 920伊1 080@ 30 帧/ s 视频解码需求, 同时, 能够满足 3 840伊2 160@60 帧/ s 视频的实时传输。     

多特征增量学习的视频重建图像质量增强算法

新一代视频编码标准H. 265/HEVC采用了去方块滤波与样点自适应补偿滤波技术来去除视频重建图像的块效应并降低失真.这两种技术都源于信号处理理论,依赖人工设计相关算法与参数,并不能充分挖掘自然视频丰富而复杂的特性.本文将视频编码的环路滤波问题转化为端到端的回归问题,借助于卷积神经网络,自动学习重建视频图像与原始图像的复杂映射关系,降低两者的误差,进而提升编码效率.所提出的多特征增量学习网络模型共35层,整个网络采用全局残差学习方式,通过依次串联多特征增量学习块,不断提取、筛选,加强有用特征,提升网络的感知能力与学习能力;在局部的每个增量学习块内,设计了多尺度的卷积核,借助于稠密网络的思想,充分利用各个层次的特征,使得信息在各层间充分传递.实验结果表明,这种稠密与稀疏结合的网络结构有效地提高了网络的学习能力,并具备良好的泛化性,对视频编码重建图像的质量增强有明显效果.所提出的网络模型用于取代H. 265/HEVC的环路滤波,在All Intra Main配置下,亮度分量获得最高-11. 12%,平均-6. 32%的BD-rate节省.该模型用于H. 265/HEVC的环路滤波,BD-rate平均可降低5. 24%.     

基于SIMD技术的可重构去块滤波器结构

由于去块滤波运算数据量庞大的特点以及视频解码实时性的要求,近年来,去块滤波运算的硬件加速器已逐渐成为研究的热点。从兼顾系统的灵活性与性能的角度出发,设计了一种可重构去块滤波器。与传统的支持单一标准的去块滤波硬件加速器相比,该滤波器具有以下优点:实现了一种滤波算法可配置的滤波器结构,从而可以支持多个视频编码标准;采用了基于SIMD单指令多数据流技术,实现滤波数据全并行运算,使硬件高度规整,易于芯片布局布线;设计了1个4级可配置的流水线,重构为不同视频标准的去块滤波器,复用硬件资源,提高了硬件利用率和系统数据吞吐量。用这种架构实现了1个同时支持H.264、AVS、VP8、RealVideo 4种标准的多标准去块滤波加速器,时钟频率为200 MHz,能够用于多标准高清视频的实时滤波处理。     

可进化可重构图像滤波器的设计

设计了一种新型的可重构、可进化图像滤波器.可重构电路采用了一种全新的可配置电路网络结构.该结构将功能运算单元以Benes拓扑结构互联,取代现有的MUX加功能运算单元的结构,使其具有更多条输出路径,更多运算单元参与到了进化中以提高进化效率.在运算单元设计方面,利用FPGA中特有的丰富LUT逻辑资源优势,设计了一种仅通过LUT配置码来控制其功能的P运算单元,节约资源且扩充了运算单元可执行的功能选项.借助于模拟退火遗传算法,通过对可重构电路配置码(基因)的不断改进和优化,该滤波器可以很好地滤除图像中的高斯噪声和椒盐噪声.实验结果表明:经过100万代进化,对于高斯噪声,噪声图像的平均每像素误差Mdpp=32.11,滤波后Mdpp=16.74,滤波质量优于一般高斯滤波器和现有的MUX加功能运算单元的可进化滤波器;对于椒盐噪声,噪声图像Mdpp=6.22,滤波后Mdpp=3.44,有效滤除了噪声.     

一种HEVC帧内编码快速算法

为了降低新一代高效视频编码(high efficiency video coding,HEVC)标准的计算复杂度,提出了一种基于亮度分量直方图分析的HEVC帧内编码快速算法。统计编码单元中4个子块的亮度分量直方图,并计算子块亮度直方图的自相关函数;根据自相关函数判断每个子块的纹理类型;根据子块的纹理类型进行编码单元划分的自适应选择,从而减少不必要的编码尺寸,降低HEVC帧内编码的计算复杂度,提高编码速度。实验结果显示,相对于HEVC标准模型,本算法可将编码速度提高22%,而平均比特流增加0.9%左右,同时视频的PSNR基本维持不变。     

快速二维小波变换VLSI结构

提出了一种快速有效的二维小波变换超大规模集成电路(VLSI).该结构是一种4输入/4输出直接型结构,行列滤波同时运行,包含4个行滤波单元和1个列滤波单元,行滤波单元通过使用折叠结构减少硬件资源,列滤波单元在每个时钟周期,可同时处理4路行滤波的结果.整个结构无需额外的缓存,数据处理无需停顿.将之与其他类似结构进行了比较,结果表明本结构系统响应快、输出速率高,适应于高速运算等应用场合.     

一种新的基于FPGA的HEVC帧内预测硬件结构

在保证视频编码性能的前提下,为降低硬件实现复杂度、减少硬件资源、提高硬件的处理速度,提出一种新的基于现场可编程门阵列(FPGA)的高效视频编码标准(HEVC)帧内预测硬件结构.设计的硬件结构可以支持64×64到4×4的块大小以及所有的模式预测,而且经过实验,实现一个完整的64×64大小的编码树单元(CTU)的编码过程需要3.3×10~4左右的周期数,主频能够达到160 MHz.     

一种基于三角形运动分块的HEVC视频编码方法

分析了目前H.264/AVC已有的非规则运动分块方法的优缺点,根据高效率视频编码(High Efficiency Video Coding,缩写HEVC)标准,提出了三角形的帧间预测单元(Prediction Unit-PU)运动分块,相比常规的PU运动分块,它的斜边更适合一些场景中有着斜边的运动对象,从而提高编码效率.根据该三角形的运动分块形状,提出三角形PU运动分块的运动向量预测方法和运动估计方法.通过分析斜边将产生的块效应方向,相应地提出了优化HEVC滤波方法.实验结果显示,相比已有的非规则运动分块的编码方法,在编码时间平均上升23％的前提下,本算法在BD-rate方面平均降低了2.1％.     

可用于HEVC视频编码器的混合输入DCT变换器设计

离散余弦变换是HEVC中的重要组成模块之一，能够有效提高压缩效率。本文针对帧间预测重构时，随着CTU尺寸的增大和划分层次的增加，完成全部变换块变换所需要的时钟周期显著增多的问题，提出一种既可以实现单一变换块的变换与反变换，又可以对尺寸为32 px*32px基于HEVC四叉树划分的混合块进行变换与反变换的硬件架构.采用多层次蝶形架构与混合矩阵乘法器对混合输入数据进行逐级分解并运算，其数据流动与单一变换块一致。在Altera的Stratix III器件下综合工作频率为189.47 MHz，在Synopsys的SAED 90-nm器件库下用DC综合工作频率为140 MHz，逻辑门数为130K，混合块变换每个时钟始终可以处理32点数据。     

一种高效并行处理结构的H.264去块滤波器(英文)

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9·6%~74·4%,有效地提高了处理能力。     

一种高效并行处理结构的H.264去块滤波器

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9.6%～74.4%,有效地提高了处理能力。     

采用HEVC的精细可分级编码

针对新一代的视频编码标准HEVC(high efficient video coding),提出一种改进的精细可分级编码方案.该方案的基本层采用HEVC的编码器,提高了基本层的编码效率;通过统计编码单元的分割方式,自适应找到图像中的细节区域;采用选择增强技术,提高细节区域的图像质量.实验结果表明:编码方案能够精细匹配信道带宽的变化,且基本层与增强层相互独立,不会带来误差传递;利用HEVC编码单元的分割方式,可以自适应找到视频序列图像中的细节区域,对运动区域进行提升,视频图像的主观质量有了很大的改善.     

采用Wallace树优化的分像素运动估计插值滤波算法

提出一种基于Wallace树优化的HEVC/H.265分像素插值滤波算法的实现方案.模块采用按行流水插值架构,通过Wallace树压缩器对插值过程中的各项进行压缩,仅在最终输出结果时使用加法器.该算法不仅减少了硬件面积,而且提高了模块可工作的最高频率.将所提算法在硬件上进行验证,硬件设计以Verilog HDL语言描述,以8 px×8 px大小PU为最小插值单元,使用Modelsim进行功能仿真验证,在Synopsys Design Compiler中以SAED(Synopsys Armenia education department) 32 nm标准单元库进行综合,模块可达到的最高工作频率为636.9 MHz,逻辑门数为32 960,吞吐率为11.3 px/时钟周期.     

基于亮度残差的VVC帧内编码改进算法

通用视频编码(versatile video coding,VVC)标准由联合视频专家组共同制定,它遵循基于混合块的编解码器及其前身高效视频编码(high efficient video coding,HEVC)的传统架构。与HEVC相比,VVC的帧内预测功能包含大量修改,编码效率大大提高。在VVC的基础上,提出了一种改进的基于亮度残差的帧内编码算法,通过减少率失真代价的检查次数,在保证编码质量不受较大影响的前提下,降低了计算复杂性,并提高了VVC的帧内编码效率。实验结果表明,在VTM16.0的VVC软件版本下,在相同配置下,改进算法的编码时间可以减少27.03%,而Bjntegaard-Delta rate只增加了0.9%。     

H.264去块效应滤波器的算法设计与电路实现

H.264视频编码标准的去块效应滤波器在改善视频主观质量的同时,也引入了巨大的计算量。为了得到一个高处理能力和低电路规模的去块效应滤波器,提出一种将对外部存储器的读写操作与滤波计算并行执行的滤波算法,并给出了该算法的电路结构。基于0.18μm的工艺,用Verilog语言对该算法和结构进行了实现。结果表明,综合后电路的关键路径最大时延为7 ns,电路规模低于1.65万门,能够以111.7帧/s的帧率对1 280×720分辨率的图像进行滤波处理。与现有的设计相比,本设计节省了32.5%的面积,同时提高了79.3%的处理能力。     

H.264去块效应滤波器的算法设计与电路实现

H.264视频编码标准的去块效应滤波器在改善视频主观质量的同时,也引入了巨大的计算量。为了得到一个高处理能力和低电路规模的去块效应滤波器,提出了一种将对外部存储器的读写操作与滤波计算并行执行的滤波算法,并给出了该算法的电路结构。基于0.18μm的工艺,用Verilog语言对该算法和结构进行了实现,结果表明,综合后电路的关键路径最大时延为7ns,电路规模低于1.65万门,能够以111.7帧/s的帧率对1280×720分辨率的图像进行滤波处理。与现有的设计相比,本设计节省了32.5%的面积,同时提高了79.3%的处理能力。     

改进的离散小波变换流水线VLSI结构

为了解决离散小波变换的流水线超大规模集成电路(VLSI)结构硬件开销大的问题,在翻转结构的基础上,提出了一种改进的流水线VLSI结构.该结构采用合并提升步骤和流水线设计的方法,有效调整了原始数据的运算路径;其二维离散小波变换的结构由列滤波模块、2×2转置模块、行滤波模块和缩放模块4部分组成;行和列滤波器同时进行滤波,2×2转置模块实现了用几个寄存器代替大量的中间转置存储空间,并引入4选1的多路选择器到缩放模块中.实验结果表明,在关键路径的约束条件下,这种结构有效减小了硬件开销,降低了功耗.     

HEVC帧间编码的快速CU尺寸和PU模式决策算法

为了进一步降低高效视频编码(HEVC)帧间编码的复杂度,提出一种快速的编码单元(CU)尺寸和预测单元(PU)模式决策算法.首先,利用SKIP和平均运动矢量提前结束CU分割过程.其次,根据统计的阈值,实现概率较小的PU模式计算过程的跳过.算法在随机方向(RA)和低延时(LD)配置下,编码时间分别平均降低42.2%和36.3%,造成的BDBR(bjentegaard delta bitrate)损失仅为0.624%和0.264%.实验结果表明:CU尺寸和PU模式决策算法在编码质量基本不变的前提下,能正确地决策出最佳CU尺寸和PU模式,有效地提高HEVC的编码效率.     

新一代视频编码标准——HEVC

在2003年制定的H.264/AVC视频编码标准获得巨大的成功后,新一代视频编码国际标准HEVC(High Efficiency Video Coding)在ITU-T的VCEG和ISO/IEC的MPEG通力合作下已经开发成功.HEVC提供了多项先进的视频编码技术.尽管HEVC的视频编码层结构仍然是常见的基于块运动补偿的混合视频编码模式,但是和先前的标准相比具有多处重要改进.文中对HEVC标准的技术的主要特点和性能进行了综述.     

完全可伸缩的小波视频编码方法

提出以小波编码的方法实现适应网络传输的完全可伸缩视频编码．在时间方向完成运动可逆的时域滤波,滤波过程通过提升小波方式实现．为提高编码效率,对运动连接的像素进行分类,分别自适应地选择滤波器系数．给出了基于零系数聚类特性的变零块系数编码方法,以四叉树结构表达零块,大大提高了编码效率．与其他几种可伸缩视频编码方法相比,该方法不仅实现了完全可伸缩性,而且具有更高的编码性能,是一种较好的适应网络传输特点的视频编码方法．