实时系统中基于DVS与Cache划分技术的节能研究

DVS(动态电压调度)和cache划分是用来节约嵌入式系统能耗的技术.两种技术的结合会具有更好的节能效果,而且有cache划分的其他优点,关键问题是如何为每个任务确定执行时的电压和cache大小来使系统能耗最小.在实时嵌入式系统中针对这一问题,提出了一个多项式时间复杂度算法.实验对比了多组测试集在不同算法下的能耗,结果表明,本算法在满足实时性约束条件下有效地降低系统能耗.     

SM2签名算法flush-reload cache计时攻击

针对现有flush-reload cache计时攻击中监测地址选取方法不适用于SM2数字签名算法的问题,提出了一种新的监测地址选取方法,通过监测含有函数调用指令的cache块地址,利用函数调用导致的cache块多次访问特性提高了对cache访问行为监测的准确性,降低了恢复标量k的错误率,实现了对SM2数字签名算法的密钥恢复.实验结果表明:所提出的方法能够对SM2数字签名算法实施有效攻击,利用一次签名的旁路信息恢复256 bit标量k的比特错误率仅为1.09%,能在64次密钥搜索的代价下以59%的成功率完全破解签名者私钥.     

数据广播中基于访问记录的数据替换算法

非对称通信环境下,服务器数据广播是一种比较实用的技术,而其移动客户端cache的管理,由于移动环境的限制,传统的LRU算法和理想的LIX算法都存在缺陷。提州了一种基于历史访问记录的数据替换算法。其中,无向概率图上的筛选过程．算法简单,复杂度小。试验表明,此算法明显改善cache命中率和平均响应时间。     

深亚微米和3D背景Cache延迟设计与模拟关键技术

研究了深亚微米和3D条件下的cache访问延迟的设计和模拟技术.对不同容量、不同关联度、不同技术的cache进行了模拟.实验结果显示,深亚微米条件下,互联网络成为影响cache访问延迟的重要因素,40 nm工艺下它可占cache总访问延迟的61.1%;tag比较器的延迟对cache访问延迟的影响可达9.5%.但后者并未得到已有模型的重视.鉴于此,对已有的cache访问延迟模型进行了改进.基于3D条件下多核处理器最后一级大容量cache(L3C)的容量不断增长的趋势,eDRAM在功耗和面积上的优势使其更具吸引力.模拟结果显示,在容量为1 MB, 4 MB及大于16 MB的L3C设计下,相同容量的eDRAM cache延迟比SRAM cache小,差值为8.1%(1 MB)至53.5%(512 MB).实验结果显示,未来3D多核处理器设计中eDRAM是设计L3C的更佳选择.     

一种有效的网格Cache接受策略

为了减少客户端延迟,又满足本地代理总效益最大的要求,在网格cache的接受策略中引入经济模型,对其进行基于经济的优化,以市场经济的方式计算缓存某资源带来的效益变化,解决其中的利益冲突,模拟实验证明了其有效性。     

策略网管研究中的若干问题

面对新环境下网络管理急需自动化和动态化的挑战，基于策略的网络管理是一个充满希望的解决方案，在简要回顾策略网管理发展历程和现有研究成果的基础上，重点讨论了策略网管中极为关键的策略编辑器、策略验证和分解、策略网管系统扩展等问题，并介绍了有关这些问题的研究现状。     

基于超标量处理器的高效FFT映射方法

针对超标量处理器的结构特点,研究新的映射方法,实现高效FFT运算.对现代超标量结构处理器进行建模,分析FFT算法在其上执行情况,得出内存访问是FFT算法执行的关键点.并进一步对FFT的内访问过程进行建模分析,最终实现了一种基于cache优化的高效FFT映射方法,该方法将FFT进行拆分实现,充分发挥了cache的作用,进而提高了处理性能.最后在ADI公司的TS201数字信号处理器上,以该映射方法为指导实现了基2FFT算法,实验结果显示在处理点数超出cache容量时,本映射方法可以大幅度提高处理性能.      

求图符号控制数的拟人退火算法

为确定图符号控制数的问题提出了几个拟人的求解策略，并基于模拟退火算法和拟人策略，为该问题得出了一个拟人退火算法PA-SDN．实验结果表明，算法PA-SDN能快速收敛到问题的高质量解．     

考试系统中组卷策略探究

针对考试系统中组卷策略的探讨,常用的算法有三种,随机选取法、回溯法、基于遗传算法的自动组卷算法。对比了其各方面的合理性和实用性等后,选择遗传算法着重进行了探讨和研究。     

一种自适应的流媒体服务器缓存调度算法

在分析现有的流媒体缓存技术优缺点的基础上,提出一种采用间隔缓存的自适应混合型间隔缓存算法(adaptive hybrid interval cache,AHIC).该策略充分考虑用户行为模式和影片冷热度对缓存策略性能的影响,采取分段缓存和间隔缓存相结合的方式,通过周期性地统计影片的流行度和用户访问行为,实现了缓存的接纳和替换.仿真实验表明,与传统的间隔缓存策略相比,AHIC策略能够有效的提高缓存的字节命中率.     

基于Cache网络数据的数据缓存技术研究

通过对目前数据缓存技术的分析和研究，提出和设计了一种针对于高速局域网分布式数据缓存系统，即基于Cache网的数据缓存系统。旨在进一步提高数据缓存系统的性能，通过减少网络传输时间，均衡网络负载，实现提高客户机／服务器网络系统的检索效率。其主要思想是在网络的各个节点上建立数据缓存区，并实现对这些缓存区统一调配和管理。文中对其缓存性能进行了分析，并和其它缓存系统进行了比较，从而论证了该缓存系统的有效性。     

基于IRR信息的改进ARC算法

缓存是增强计算机整体性能的一项重要技术,缓存替换算法作为核心技术尤为重要。通过深入研究多种数据访问模式下ARC(adaptive replacement cache)算法的性能,总结出ARC算法性能较差的数据访问模式及其原因。针对发现的不足提出了一种改进的缓存替换算法,该算法通过引入IRR(inter reference recency)信息,提高了弱局部性访问模式下的缓存命中率,改善了ARC算法对不同数据访问模式的适应性。仿真实验结果表明,改进后的算法提升了应对弱局部性访问模式的能力,增强了算法的灵活性。     

一种银行武器库管理系统的设计

分析了银行武器库管理系统的市场需求,在此基础上给出了一种基于系统集成技术和计算机管理技术的银行武器库管理系统的详细设计过程,最后通过实际应用案例验证了本设计的合理性和可靠性。     

移动数据库中一种缓存策略

基于失效报告的广播技术在支持长时间断接操作中比较有效,但是对于两个失效报告间隔中提出的查询请求,需要等到下一失效报告广播后才能对其进行回复,造成查询的长时间延迟和不必要的带宽浪费.为解决这个问题,对经典的缓存算法进行改进,提出一种改进算法——低查询延迟缓存失效报告算法,并进行模拟试验,证明其在增加缓存命中率、减小查询延迟和增大系统吞吐量等方面的优越性.     

基于价值预评估的代理服务器缓存策略

传统方法解决代理服务器内存空间不足的问题都是被动性方法,在没有考虑缓存对象的缓存价值的情况下直接对它们做缓存,在代理服务器内存不够时再将它们替换,使得部分无缓存价值的对象毫无效果地被缓存了一遍.本文引入了缓存的准入机制,提出基于价值预评估的缓存策略,描述了缓存价值的预评估算法,仿真实验结果表明采用本缓存策略的系统运行有较高的文档命中率和字符命中率.     

基于.NET Cache Memcached Web缓存技术的研究与应用

缓存技术在Web开发中得到了广泛的应用,合理的缓存方案可以减轻服务器负担,提升系统性能。采用Asp.net Cache Memcached缓存技术相结合的方式能够有效地增强系统的缓存性能。本文首先介绍了Asp.net 自身Cache类与Memcached缓存各自的工作原理,结合Asp.net自身缓存的高速访问性和Memcached的数据共享等各自优势,提出了.Net内部缓存与Memcached外部缓存相结合的缓存机制,最后通过测试数据得出结论,这种内外相结合的缓存方式有效地解决了Asp.net自身缓存在分布式应用下不能提供数据共享的不足,提高了Web应用的整体性能。     

基于马尔可夫预测模型的数据仓库缓存管理

提出了一种基于马尔可夫预测模型的数据仓库缓存管理策略.将Chunk作为缓存的基本粒度单位,通过收集用户已提交的查询,利用马尔可夫模型预测下一步用户将要访问的视图区域的概率分布,并在此概率分布的基础上提出了基于预测风险的缓存淘汰算法.实验结果表明,算法缓存命中率高,有效地缩短了OLAP查询的响应时间,提升了系统的整体性能.     

新的变码率视频服务器缓存管理策略

提出的 ROC(resist- overload capability)缓存管理策略 ,包括缓存准入策略和替换算法 ,解决了变码率视频服务器间隔缓存的缓存管理问题。 ROC缓存准入策略基于统计缓存准入策略 ,能提供概率的缓存服务质量保证和较高的缓存利用率。实验结果表明 :在典型系统配置下 ,ROC可以提高约 2 5 %的系统吞吐量 ;相对确定性缓存准入策略和STP- L缓存替换算法 ,可以多服务约 17%的视频流 ,平均缓存利用率也要高出约 38%。仿真实验结果证明了 :ROC充分发挥了间隔缓存算法优势 ,是一种非常有效的变码率视频服务器缓存管理策略     

ORM技术——Nhibernate在考务管理系统中的应用研究

基于面向对象的思想,采用6层架构设计实现了考务管理系统,在持久层采用Nhibernate,屏蔽了底层细节,提高了系统的可移植性和扩展性。针对实际应用,改进了Nhibernate的对象检索算法以及数据缓存技术,提高了数据查询性能及效率。     

Cache Coherency Design in Pentium Ⅲ SMP System

This paper analyzes cache coherency mechanism from the view of system. It firstly discusses caehe-memory hierarchy of Pentium Ⅲ SMP system, including memory area distribution, cache attributes control and bus transaction. Secondly it analyzes hardware snoopy mechanism of P6 bus and MESI state transitions adopted by Pentium Ⅲ. Based on these, it focuses on how muhiprocessors and the P6 bus cooperate to ensure cache coherency of the whole system, and gives the key of cache coherency design.