基于FPGA的AES算法硬盘加密卡的实现研究

提出了基于FPGA对IDE硬盘数据进行AES加解密的实现方案,重点对加密卡的核心模块进行了分析和设计;采用了基于NiosII处理器的专门用于硬盘的密钥管理方法,更加有效地对硬盘数据进行保护;时序仿真验证了该硬盘加解密设计方案的可行性.     

加密解密算法的实现及改进

在AES基本算法的加密解密的数据16字节基础上,实现了基于任意字节流的C＋＋类封装,以满足实际应用中要加密的信息长度不是分组长度的需求．给出了加密解密AES算法的程序设计方法和具体实现步骤,并提供算法中密匙服务模块和加密解密模块cH语言的源程序．该程序可以对用户需要保护的文档进行加密存储,在用户需要使用的时候对文档进行解密,使用完成后叉加密存储,大大增强了电子文档的安全性．将加密解密功能集成到操作系统的的源管理器中,用户通过资源管理器的菜单就可以完成加密解密功能,不需要单独启动加解密程序来实现对文档的保护．     

基于FPGA的AES加密算法可重构设计

在信息的传输过程中,对信息进行加密处理是保证信息安全的关键。用FPGA技术实现了AES加密算法并针对算法的反馈工作模式,通过采取等效解密过程、就算法中的关键函数进行优化、实现密钥扩展与加／解密的并行进行等措施降低了算法实现的硬件复杂度,提高了数据处理速度,仿真过程验证了设计的正确性。     

无线传感器网络节点中AES协处理器的设计

针对无线传感器网络的特点,采用加解密复用,子模块复用技术,低成本MixColumn模块的设计,以及操作数隔离,编码优化,动态功耗管理等方法,基于Xilinx公司的Virtex4系列FPGA,完成了用于无线传感器网络节点中的AES-128加解密算法协处理器的优化设计以及FPGA实现。该设计处理速度、面积功耗等都满足常用无线传感器网络节点的要求。     

一种资源优化的祖冲之算法的硬件实现方法

祖冲之(ZUC)算法是我国自主设计的流密码算法,该算法在2011年12月被3GPP LTE采纳为国际加密标准,即第四代移动通信加密标准。目前,基于祖冲之算法的FPGA设计在国内外引起了广泛的关注。本文在实现祖冲之加/解密系统的基础上,提出了一种资源优化的祖冲之算法的硬件实现方法。该方法优化了原祖冲之算法中对S盒进行并行寻址的逻辑,采用分时复用的寻址逻辑。经过仿真与综合,结果表明本文提出的方法大幅降低了系统的资源开销,当复用的寻址逻辑最多时,系统的资源开销可以降低45%。     

Verilog HDL语言的AES密码算法FPGA优化实现

AES密码算法是目前广泛使用的一种加密算法。为了对AES算法进行优化,通过对密钥扩展模块重复调用,实现代码的高效利用。具体方法为在AES算法进行加解密运算时,其中所需的密钥可在其他模块执行时重复调用,即一次生成十轮密钥,通过控制模块实现轮密钥加运算。详细叙述了改进后AES算法的Verilog HDL硬件语言实现,特别是对具体实现过程中关键核心代码进行了清晰描述,经modelsim6.1f仿真验证正确后进行了FPGA硬件实现,对FPGA硬件实现进行了实验结果正确性验证。实验结果表明,优化后的AES算法在Xilinx Virtex-V FPGA上仅占用了3 531个Slice,5 522个LUT,与同类加密算法实现所需的资源数对比,在性能同等条件下占用面积更少,可满足芯片的较小面积应用需求,从而可以使得AES算法应用于目前流行的各种小面积智能卡上。     

AES算法介绍和硬件设计

Rijndael算法是美国21世纪先进加密标准(AES)．首先简要介绍AES算法的加解密流程,然后给出了一种利用FPGA进行设计的方法,对主要部分的设计结构进行了详细的说明,最后给出了具体的试验结果．这种设计占用的资源很少,适合于对速度要求不高的小规模应用．     

用于高速网络安全协处理器的抗功耗攻击AES算法引擎设计

为提高密码算法芯片抵抗侧信道攻击,尤其是功耗攻击技术的能力,针对一款用于高速网络安全协处理器中的AES(高级加密标准)算法引擎,采用了软件级数据掩模方法进行了抗功耗攻击的电路设计。该设计中的AES算法引擎的原始模块是一种加解密共用S-box的结构,采用2种完全不同的方法实现了抗功耗攻击电路:一种采用SRAM(static random access memory)方式来实现数据掩盖,另一种基于硬件复制方式。通过产生随机功耗或虚假功耗以掩盖实际功耗与加解密数据运算之间的关系。使用功耗仿真软件PrimePower进行仿真的结果表明,未加保护的电路在1 000条功耗曲线内就可以被攻破,采用了本设计的电路可以抵抗10 000条以上的功耗曲线,可见AES算法引擎的安全性有显著的提高。经FPGA(field programmable gate array)验证,证明本文提出的2种设计均是可行的。     

基于神经网络混沌吸引子公钥加密算法的FPGA实现

利用具有顺序和并行执行的特点的VHDL语言,设计并实现了基于神经网络混沌吸引子的公钥加密算法,在编解码器设计中采用专用的控制模块来控制加密和解密操作;同时,在RAM模块中自主设计了具有并行读写功能的子模块,以进一步提高算法的数据加密速度;整个系统在DE2实验平台中经过反复实验测试和试运行,结果表明该算法是可以硬件实现的,并且具有较高的数据加密速度,时钟频率可达50 MHz以上.     

Rijndael算法三级子流水线结构的FPGA实现

提出了基于FPGA的Rijndael算法三级子流水线结构的设计方案,并在CycloneII系列FPGA芯片上实现,占用逻辑单元11840余个。在三个时钟周期内完成一轮变换,与在一个时钟周期内完成一轮变换相比,提高了运算速度。该方案适用于加密、解密和密钥编排算法。该流水线结构由数据运算模块、密钥编排模块和输入输出模块组成,给出了各模块的硬件实现框图。数据运算模块完成各轮变换,密钥编排模块产生各轮变换所需要的轮密钥,输入输出模块主要完成数据输入输出格式变换。     

基于CNN和DES的图像保密通信系统设计方案

为了解决混沌加密系统密钥空间设计上的不足以及数据加密标准(DES)加密算法易被攻击的问题,将细胞神经网络与DES加密算法相结合,提出一种混合加密通信方案.该方案利用细胞神经网络产生混沌信号,将其经过取整、取模、平方、开方、增益、偏移等运算处理后,用得到的新的混沌伪随机序列将图像加密,然后利用DES算法进行再加密.文中还讨论了系统的实现方法.仿真结果表明,采用此混合加密方案进行加解密均可取得较好的效果,解密结果对细胞神经网络初值和DES密钥高度敏感,安全性能有所提高.     

基于加密机制的云计算数据可靠存储方案研究

为了克服因收发双方都使用同样钥匙导致的其安全性不高等缺点,引入深度加密机制,与AES(Advanced Encryption Standard)算法耦合,设计了基于双级加密的云计算数据可靠存储方案.先采用AES对用户数据客户端进行对称加密,到达云资源管理器后,采用分布式重组的方法进行深度加密,构造了"初级—深度"双级加密的云计算数据可靠存储结构,并完成了基于加密的云计算数据安全存储加密和解密操作流程.借助Eclipse与Java语言,建立了云计算安全模块.结果表明:该系统的加密效率高,拥有较高的安全性且界面操作简单.     

A low-cost compact AES architecture for wireless sensor network

The implementation of small size cryptography algorithm is a critical problem for wireless sensor network. A low cost compact intellectual property (IP) core of the entire advanced encryption standard (AES) algorithm for wireless sensor network is presented in this paper. A compact encryption and decryption system using only four sharing S-Boxes is obtained, employing sharing between the encryption and decryption processes. Our design proposes use of composite field data path for the SubBytes and InvSubBytes transformations. With an implementation of the AES block cipher with Virtex Ⅱ Pro FPGA using 0.13μm and 90nm process technology, our area optimized consumes 16.8k equivalent gates. The speed of this implementation is also reduced to 0.45Gbits/s. Compared with previous implementations, our design achieves significant low-cost area with acceptable throughput.     

基于C语言的加密解密软件的实现

介绍了信息加密技术中的置换法及其加密解密思想.采用置换法对文本文件中的字符信息进行加密,给出了一个完整的加密和解密软件制作的程序设计方法和详细步骤,并用C语言进行了具体实现.该软件在信息的传输和存储上具有较高的安全性,能有效防止信息被破解.     

基于RSA算法的文件加密系统设计

介绍了素数的定义、Solovay—Strassen素性测试算法、Miller—Rabin素性测试算法和RSA算法的基本原理,以及RSA算法在自然科学领域中的应用。进行了素数生成算法,RSA算法的安全性分析。设计了基于RSA算法的文件加密系统流程图,利用计算机语言编程实现了文件加密和解密的实验系统。该系统简单易于实现,可以用于网络安全实验教学中,以促进学生对密码学中抽象理论的理解。     

基于FPGA的SMS4密码算法的高速实现

在传统的SMS4密码算法中,加解密算法和密钥扩展算法都是采用32轮非线性迭代结构,笔者提出了一种流水线结构实现SMS4加解密算法,但是32个轮密钥只能通过迭代产生。在FPGA实现上,此方法牺牲了一定的面积,但速度却有显著提高。最后还对两种方法作了比较,通过时间的对比可以发现流水线方法确实能获得更快的加解密速度。     

基于TMS320C5402典型加密算法的实现与优化

文中设计方案以TMS320C5402 DSPs为平台,分别实现并优化了DES(分组密码)算法、SHA-1(安全散列)算法、MD5(单向散列)算法、RSA公钥密码算法等4种典型的加密算法,以提供一个通用的加密平台,满足某些场合对信息实时加密的需求。