具有抑制谐波性能的新型微带带通滤波器设计

提出了一种新型的具有谐波抑制性能的微带带通滤波器结构,其由一对带有过孔的微带短路环和两段共面波导传输线构成。通过控制两个微带短路环间的距离,可以灵活地调节滤波器的带宽;而通过调节微带短路环两臂的间距和共面波导传输线的长度及两者的相对位置,则可以抑制滤波器的高次谐波,达到展宽阻带的目的。仿真与实测结果表明了该滤波器具有良好的谐波抑制性能。测试的通带中心频率为1.16 GHz,相对带宽为5.2%,在2.0 GHz到9.0 GHz的宽阻带内,谐波抑制水平基本优于-20 dB。     

标准数字CMOS工艺正交压控振荡器设计

<正>交压控振荡器是高速链路中的一个关键部件.片上集成高质量品质的电感电容等无源器件是影响压控振荡器性能的关键因素.为了兼容传统的数字工艺,采用超深亚微米的数字CMOS工艺进行片上电感电容的集成,并基于此无源器件实现了基于电容耦合的正交压控振荡器,实现中心频率16.12GHz,频率调节范围为10%,1M频偏处的相位噪声为-112dBc,相位误差小于0.39°.     

基于慢波传输线的小型化威尔金森功分器设计

提出了一种基于共面波导的慢波传输线,根据此慢波传输线设计了一款小型化威尔金森等分功分器.采用在共面波导中心导带上加载交指电容和蛇形线的方式,构造出慢波传输线,此传输线中心频率为0.9 GHz,特性阻抗为70.7Ω,相位为90°,尺寸仅为传统共面波导传输线的23％.基于此慢波传输线设计了威尔金森等分功分器,尺寸为31.4...     

利用TCAD方法优化设计金属栅CMOS工艺及电路

为了降低集成电路制造工艺的成本,用计算机辅助工艺设计(TCAD)的方法开发了金属铝栅CMOS工艺.首先利用3μm金属铝栅工艺对模拟软件TSUPREM-4和器件模拟软件MED ICI进行了校准,再对金属铝栅1.5μm短沟道CMOS工艺进行器件结构、工艺和电气性能等参数的模拟,以最简约工艺在现有工艺线上成功流水了1.5μm铝栅CMOS.实际测试阈值电压为±0.6V,击穿达到11V,各项指标参数的模拟与实际测试误差在5%以内,并将工艺开发和电路设计结合起来,用电路的性能验证了工艺.利用TCAD方法已成为集成电路和分立器件设计和制造的重要方法.     

基于共面波导/微带线耦合结构的超宽带滤波器设计

针对高性能和小型化宽带滤波器设计问题,利用微带线和共面波导之间的大面积重合以及介质基板所导致的强耦合效应,设计了一款CPW/微带线结构的超宽带带通滤波器.分析了所设计带通滤波器的等效模型,讨论了耦合区域长度对滤波器性能的影响.CST软件仿真的结果表明,所设计的滤波器满足超宽带滤波器的设计指标,与其他同类滤波器相比,具有设计更简单、结构更紧凑的特点.     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是，为了减少版图面积，节约成本，中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法，介绍了设计数字集成电路版图布局布线的几点体会。     

0．6μm CMOS工艺串行接口电路设计

采用0．6VmCMOS工艺设计了AES加密模块的串行接口单元电路，提高了AES加密芯片的数据吞吐量。基于CMOS互补逻辑的电路结构降低了的功耗，实现了与核心电路的电平匹配。全定制的设计方法优化了电路性能和版图面积，提高了设计可靠性，降低了研究成本。     

集成CMOS限幅放大器的研究

提出了一种具有低通网络的高速放大器拓扑,基于增益带宽约束条件和低通网络的特性的研究对高速放大器进行了优化设计.此外,基于中芯国际集成电路公司提供的0.18μm器件模型、共面线的分布参数模型,文中分别研究了共面线的频变分布参数、负载电阻以及n沟道MOSFET的栅宽对放大器增益、带宽的影响,为高速限幅放大器的优化设计提供了理论指导和设计依据.     

0.35 μm CMOS工艺实现的1.9 GHz上变频器

分析了利用深亚微米CMOS工艺进行了射频集成电路设计的方法,在此基础上设计出了采用标准0．35μmCMOS工艺的输出频率在1．9GHz的上变频器,它可以用在WCDMA发射／接收机中,整个设计利用SPICE软件和HP ADS软件进行电路和系统模拟模拟,模拟结果：三阶互调ⅢP为10dBm,转换增益大于10dB,。已经利用Cadence工具进行版图设计和验证,最后通过美国MOSIS工程流片,芯片面积大约为0．6mm^2,目前初步的性能测试已经完成,芯片混频效果良好,在单电源＋3．3V供电情况下,功耗小60mW,进一步的测试将在近期完成。     

从软件上实现CMOS放电

本文认为：从硬件上对CMOS放电，对一般用户难度较大，且不安全。因此，应通过编程对地址为70H和71H两端上的访问和数据回写，使CMOS数据得到清除，从而达到从软件上实现对CMOS放电的目的。文章提出了从软件上实现CMOS放电的具体办法。     

基于吉尔伯特型的CMOS射频混频器的设计

采用多晶电阻作为输出负载、开关对的源极注入电流、共源节点串联电感、驱动级的源简并阻抗方法,提出了一种新型的双通道正交混频器,并采用Candence完成了电路设计.仿真结果表明：在电源电压为1.8V,本振信号输入功率为3 dBm的时,混频器在1 MHz中频处的单边带噪声系数为7.47 dB,在100 kHz中频处为9.35 dB,在10 kHz中频处为16.39 dB;变频增益降为8.46 dB.提高了线性度,且其三阶交调点为8.42 dBm.     

一种新的CMOS带隙基准电压源设计

设计了一种新的CMOS带隙基准电压源.通过采用差异电阻间温度系数的不同进行曲率补偿,利用运算放大器进行内部负反馈,设计出结构简单、低温漂、高电源抑制比的CMOS带隙基准电压源.仿真结果表明,在VDD=2 V时,电路具有4.5×10-6V/℃的温度特性和57 dB的直流电源抑制比,整个电路消耗电源电流仅为13μA.     

吉尔伯特型CMOS零中频混频器的设计

利用动态电流注入、共源节点谐振、改善2阶线性度性能技术,应用CMOS工艺,利用Candence设计了一款1.8 V电源电压折叠式Gilbert型有源零中频混频器.电路仿真结果显示,混频器在1 MHz,100 kHz,10 kHz处的单边带噪声系数为6.109,6.71,10.631 dB,频率转换的增益为11.389 dB,输入的3阶交调点为4.539 dBm.     

一种采用CMOS工艺实现LDD自动温度补偿电路的方法

为了采用CMOS工艺实现单芯片半导体激光驱动器中的自动温度补偿电路,提出了温度与补偿电流之间具有差分放大器增益特性的补偿电路结构.给出了电路的原理图,讨论了补偿特性的理论分析方法.对补偿特性进行了仿真,给出了仿真曲线.整个芯片采用CSMC 0.6 μm混合信号工艺实现,测试表明,在-20℃～+85℃内可以满足常用半导体激光器的温度补偿需要,消光比的波动小于1.2 dB.     

2.9～10.6 GHz CMOS两级分布式放大器

研究应用于超宽带无线通信系统中的宽带分布式放大器设计方法. 采用电感替代传输线对晶体管寄生电容进行补偿的方法实现带宽拓展. 分布式放大器既能扩大其带宽,又能保持较低的噪声系数. 该设计采用TSMC公司的RF 0.18 μm CMOS工艺,电源电压为1.8 V,功耗为104 mW. 仿真结果表明提出的分布式放大器在2.9~10.6 GHz的频带内S₂₁保持(18.7±0.9)dB的平坦增益,噪声系数最小值N_F=1.80 dB.      

高温6H-SiC CMOS运算放大器的设计

目的设计可工作在高温下的6H-SiC CMOS运算放大器。方法该电路基于标准的PMOS输入两级运放而成,考虑泄漏电流匹配添加Dcomp二极管。利用零温度系数理论和泄漏电流匹配的原则对电路管子的尺寸进行确定。通过求解SiMOS管和6H-SiC MOS管零温度系数点来稳定偏置电路。结果利用Hspice进行仿真,当温度从300K变化到600K时,SiC运放的增益和相位裕度的变化率分别为2.5%和3.3%,而Si电路的增益从300K的64dB降到600K的-80dB。由于SiC MOS器件沟道迁移率低导致器件的跨导低于相同尺寸下的Si器件,所以其开环增益也小于相同结构和尺寸的Si OPAMP。结论此电路可以在高温下稳定工作,但是单管的性能较Si单管差。     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．