等精度数字频率计几种设计方案的实验研究

研究了采用不同器件、不同设计方法实现等精度频率计的5种设计方案。依据等精度频率测量原理,分别针对51单片机、C8051F单片机、FPGA与单片机、FPGA及SOPC几种系统的等精度频率计设计方法、特点进行了详细的分析和实验教学研究。以及在此基础上扩展实现周期测量、占空比测量、脉宽测量功能的方法。意在引导学生拓展思路,使等精度数字频率计设计的实验教学实施具有启发性、开放性、探索性等特点。     

EDA在数字频率计中计数模块里的应用

计数模块是数字频率计系统的核心模块,频率测量的主要工作由它来完成.本文根据数字频率计的特点,在Altera公司的FPGA开发平台QuartusⅡ中实现,同时采用VHDL硬件描述语言,提出了一种实用性较强的计数模块的设计方案.     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

基于等精度测量原理频率计的设计与实现

以单片机为核心控制器件,采用等精度同步测量技术,设计了具有量程自动切换功能的频率计.在阐述系统工作原理和构成的基础上,对系统的测量误差进行了分析.实际测量结果表明:该频率计可以实现对频率范围0.1 Hz～30 MHz的信号进行频率测量,测量精度在0.01％以内,且不随被测信号频率的变化而变化.     

运用可编程逻辑器件设计频率计的一种方案

运用可编程逻辑器件、EDA技术设计数字电子系统,具有设计快速、调试方便、系统可靠性高、便于升级等优点。文中介绍基于可编程逻辑器件设计数字频率计的一种方案,给出了频率计的结构图和部分仿真结果。仿真结果表明该系统的设计方案正确。     

基于EDA技术的多功能等精度数字频率计的设计

在对三种测频方法进行分析的基础上,介绍了基于EDA技术的等精度测频原理。给出采用AT89C51实现控制并通过FPGA来设计多功能等精度数字频率计的具体方法。该频率计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

自适应快速高精度数字频率计片上系统设计实现

本文提出了一种高精度数字频率计的片上系统实现方案。通过自适应转档提高系统测量精度。通过在边缘频率处的交叠处理解决了系统稳定性问题,提高了频率计的响应速度。通过快速除法器解决了测周法运算速度的瓶颈问题,可实时刷新计算结果。整个系统在保证高精度的基础上可快速获得测量结果。     

基于EPM240和MSP430的等精度频率计

为提高信号频率的测量精度,设计了基于EPM240和MSP430的等精度频率计,包括恒温晶振、等精度计数单元和频率计算显示单元。该等精度频率计以CPLD（Complex Programmable Logic Device)芯片EPM240T100C5和单片机MSP430F149为核心,YM1602为液晶显示模块,单片机启动CPLD完成等精度计数后读取计数值进行频率计算并显示。理论计算及实际测试结果表明,该频率计的量程为0.5 Hz～10 MHz,全程测量相对误差小于2×10^-8,满足项目中的测频要求。     

基于MicroBlaze的SOPC数字频率计设计

给出了一种测周的数字频率计的SOPC实现方法.该方法通过配置嵌入式软核MicroBlaze微处理器和封装AXI测频和测占空比IP核,将数据传输到软核处理器,完成系统的功能.数字频率计的参数测量由FPGA逻辑进行实现.计算、控制以及显示由MicroBlaze实现,两者完成对频率和占空比的测量.本系统在Digilent公司推出的Basys3板卡上进行了验证.通过测试,结果表明,本系统测量精确,稳定性好,方案简洁,成本较低.达到了预期的结果,验证了本方案的可行性.