AD/DA电路的频率变换技术

本文介绍了AD/DA转换器与DSP组成的模数乘法器,并从频域角度分析了该系统的频率变换功能.由于DSP可以实现信号处理功能,与常规模拟乘法器相比,这种模数乘法器具有更广泛的应用前景,可扩大AD/DA转换器在通信电路与系统中的应用.     

几种模拟乘法器在ECT硬件系统中的应用比较

本文对模拟乘法器在ECT系统(电容层析成像系统)的C／V转换电路中的应用进行分析,并就其在该 系统中的性能参数进行详细比较,结果表明,采用AD534是几种乘法器应用于ECT硬件系统的最好芯片．     

高性能模拟乘法器行为级模型

建立了最新的高性能模拟乘法器AD734模型，该模型是以各类受控源为核心，辅以相关外围电路而建立的。模型是具体电路实现和行为级描述的恰当折衷，准确，方便的实现了对AD734的模拟。另给出了该模型的一些模拟结果。     

基于FPGA单精度浮点乘法器的设计实现与测试

采用VHDL语言,在FPGA上实现了单精度浮点乘法器的3种算法——基本的迭代算法、阵列算法和Booth算法,并对以上3种算法的运算速度进行了测试和比较,通过时序图说明Booth算法的优越性,并根据软件测试中的判定覆盖提出了一种测试单精度浮点乘法器的方法．     

集成模拟乘法器在阻抗同步分离中的应用

本文主要研究了集成模拟乘法器在动态元件阻抗同步分离中的应用,并就同步分离后的阻抗参数(实部,虚部)实现数字化测试的可行性进行了论证.     

Multisim10在高频电子线路教学中的应用

介绍了MultiSim10仿真软件在高频电子线路理论教学中的应用,给出了以模拟乘法器AD734为核心器件的普通调幅、双边带调幅和同步解调电路及其时域波形和频谱分析的仿真结果,在课堂教学中能同步实现理论讲解和实验演示,体现了仿真技术辅助理论教学的优点。实践证明,合理地运用仿真技术,可以将抽象、枯燥的理论教学变得具体和生动,有利于提高高频电子线路理论课程教学质量。     

基于Multisim10的MC1496调幅电路仿真及分析

介绍了在Multisim10仿真平台中构成集成电路模块的方法,并基于Multisim10仿真软件,对模拟乘法器MC1496构成的调幅电路进行仿真.依据仿真原理电路设计实物电路进行测试.并对仿真结果和实际电路测试所得数据进行分析比较.     

浅谈DSP的设计方法

介绍了设计数字信号处理器芯片的简单概念及设计方法,包括指令集、流水线、存储器组织、硬件接口、加法器、乘法器、时钟方案、测试接口等,并讨论了数字信号处理器芯片设计中的一些实用方法。     

固定位宽乘法器的量化误差补偿方法及电路实现

为了减小乘法器量化噪声对认知无线电信道检测性能的影响并节省芯片面积,提出一种高精度的固定位宽基-4Booth(FBB-4B)乘法器结构.该乘法器的截断部分被分为保留、自适应补偿和常数补偿3部分.常数补偿部分的量化误差补偿值合并到自适应补偿部分,根据自适应补偿部分进位状态的编码产生自适应量化误差补偿值,并设计了补偿进位生成电路.相较于截断部分全部采用自适应补偿的乘法器,FBB-4B乘法器的自适应补偿部分所包含的部分积位数较少,使得自适应补偿部分的量化误差减小,从而提高了该乘法器的精度.仿真实验表明,FBB-4B乘法器的精度比其他同类乘法器的精度提高了约13%,比理想基-4Booth乘法器的面积减少了30%左右.     

全ROM化乘法器在功率测试中的应用

本文介绍快速测试功率仪的总体结构和控制软件。在硬件部分介绍了全 ROM 化数字乘法器的实现方法和采样系统。在软件部分介绍了控制程序的主流程最后,重点讨论了采样系统的误差。     

快速乘法器的设计与实现

基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点,而有限域上的计算尤其是乘法计算极大地影响其加/解密速度.提出了一种复合域GF((2m1)m2)上的快速乘法器.该乘法器采用并行计算和串行计算相结合的方法,只增加少量硬件规模,将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期,从而大大地提高了乘法器的计算速度.     

量子乘法器的设计及其实现方法

乘法器在数字信号处理和数字通信领域应用广泛,如何实现快速高效的乘法器关系着整个系统的运算速度。提出了一种新颖的量子乘法器设计方法,利用量子门设计一位量子全加器,并将n个一位量子全加器叠加在一起设计n位量子全加器,实现2个n位二进制数的加和;再利用2个控制非门设计置零电路,并使用置零电路设计量子右移算子;对二进制数乘法步骤进行改进,利用量子全加器和量子右移算子设计量子乘法器,同时设计实现此乘法器的量子线路。时间复杂度分析结果表明,本方法与目前最高效的量子乘法器具有相同的时间复杂度,并具有更简洁的实现方法。     

一种高性能可扩展双域模乘器的研究与设计

在原始蒙哥马利模乘算法基础上提出一种双域统一的蒙哥马利模乘算法.根据该算法设计了一种高性能可扩展双域模乘单元电路,以支持蒙哥马利模乘运算的加速计算.该模乘单元电路采用以高基数为处理字长,并使用多处理单元流水计算的方法,来实现高效快速的模乘计算,具有高度的可扩展性和可配置性,支持双域任意位宽的模乘运算.在0.18μm CMOS工艺下,对模乘单元电路性能和面积进行评估表明,面积为166×103门,完成1 024bit的模乘运算仅需1.3μs.     

一款高吞吐率RSA密码处理器的设计

介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击.该RSA处理器在其模乘法器中使用了CSA(进位保留加法器)结构以避免长进位链,并采用一种新型(4∶2)压缩器结构以减少面积和延迟.提出了信号多重备份的方法,解决信号广播带来的大的负载和线长问题.数据通路的设计采用一种基于多选器的动态重构方法,其模乘法器可以执行一个1 024位的模乘幂运算,也可以并行执行2个512位的模乘幂运算,从而支持基于中国剩余定理的加速策略.     

基于VHDL语言的浮点乘法器的硬件实现

本文提出了一种基于VHDL语言的浮点乘法器的硬件实现方法，就是用VHDL语言描述设计文件，用FPGA实现浮点乘法，并在Maxplus2上进行了模拟仿真，得到了很好的结果。该浮点乘法可以实现任意位的乘法运算。     

改进的电压倍增器模型及其应用

分析了Ｄｉｃｋｓｏｎ电压倍增器模型的局限性，提出了适用于Ｎ阱硅栅ＣＭＯＳ工艺的电压２部增器模型。用该模型研究了升压值与坟级数，升压时钟，长夺管尺寸等的关系。     

基于Mastrovito乘法的字串行特征二域乘法器

针对目前常用的最低字优先字串行特征二域多项式基乘法器存在冗余计算的问题,提出了一种更加高效的最低字优先字串行乘法器。首先讨论了多项式模乘和Mastrovito乘法与最高位优先和最低位优先位串行乘法之间的关系,然后根据讨论发现的结果,将Mastrovito乘法器转变为字串行的形式,推导出新的最低字优先字串行乘法器。对综合所得的门级网表的比较显示:该乘法器的面积延时积比目前常用的最低字优先字串行乘法器小6.16%,比常用的最高字优先字串行乘法器小2.69%。     

工业缝纫机机器的平衡

本文在综合运用几种技术的基础上,提出一个新的、简便实用的工业缝纫机机器平衡的方法。并以某种工业缝纫机为例,显示了平衡步骤与效果。本方法同样适用于其他主要由杆机构组成的机器的平衡,只要它们能抽象成质量-弹簧系统。     

32位快速乘法器的设计

高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法器,采用了Booth编码、4-2压缩器、Wallace树算法以及超前进位加法器等多种算法和技术,在节约面积的同时,获得了高速度的性能。     

一种并行的有限域乘法器结构

提出了一种并行的有限域GF(2^m)乘法器结构．有限域乘法由多项式乘法和模不可约多项式f(x)两步实现．把多项式被乘数和乘数各自平分成3个子多项式,多项式乘法由子多项式的乘法和加法实现．当多项式的度m=500时,与传统的Mastrivito多项式乘法相比,所提出的多项式乘法结构可以减少33．1％的异或门,减少33．3％的与门．为了简化,采用特殊不可约多项式来产生有限域,此有限域乘法器结构适合高安全度的椭圆曲线密码算法的VLSI设计．