基于部分重配置的FPGA内嵌BRAM测试方法

对于FPGA的内嵌BRAM资源的测试,传统的方法存在着故障覆盖率不够高,测试配置数目较多,以及测试时间较长的缺点.针对上述问题,本文提出了一种新的利用FPGA内嵌ICAP核进行片内自动部分重配置功能来实现对FPGA内嵌BRAM核的内建自测试方法,且无需额外的外接存储单元.在已有方法的基础上提高了对写破坏故障、读破坏故障、干扰耦合故障、写破坏耦合故障、读破坏耦合故障以及BRAM初始化功能故障的覆盖,改进算法使程序执行周期数降低一半左右,同时将多个算法集成在同一个测试配置里来实现降低测试的完整配置数,从而降低测试时间.测试结果表明,该方法在故障覆盖率上可以达到100%,而且测试配置数可以降低至两个完整配置,其中每个完整配置里包含13个算法的片内自动部分重配置,实测得到总测试时间仅为131.216ms.     

基于BIST方法的新型FPGA芯片CLB功能测试方法

新型FPGA普遍使用了6输入查找表以实现可编程逻辑,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O数量有限,针对这些芯片的CLB功能测试,可选择ILA级联测试法并利用位流回读进行故障定位,但由于CLB存在路径互斥,覆盖所有故障所需配置较多,而位流回读较为缓慢,限制了定位速度.BIST测试法通过直接检测CLB的输出来发现故障,所需配置数量少于ILA级联法,但需要将测试激励传递到所有BUT导致端口负载大,布线存在困难.本文提出了一种将ORA中闲置资源配置为锁存器链,以便传递测试激励的方法.该方法降低了端口负载.同时利用剩余的逻辑资源建立扫描链,大幅加快了故障定位速度.在Xilinx 7系列FPGA上的实验结果表明,与其他文献所用测试方案比较,测试所需配置次数由30次降低到26次,故障定位所需时间在2.4MHz时钟驱动下可达61.35ns.     

基于数据结构的关键路径算法

数据结构是计算机学科的算法理论基础和软件设计的技术基础,在计算机领域中有着举足轻重的作用。利用邻接矩阵表的存储结构,实现了在计算机上求关键路径的算法,并分析了所设计算法的时间复杂度。     

基于OBDD时序电路设计的验证

依据有序二叉判定图（OBDD）和计算树逻辑（或称分支时态逻辑）CTL（Computational Tree Logic)的基本原理，分析了基于OBDD和CTL的验证数据电路设计的基本原理，并在此基础上，给出了时序电路等价验证的方法。     

基于分离时序电路的逻辑设计关键技术研究

结合工程实际应用,对分离时序电路中的软件逻辑设计进行研究。分析了关键时间参数的存储原理及流程,并针对电路中输入信号出现的抖动干扰,提出了两种能够实现可靠消抖的软件消抖算法。通过对不同输入信号干扰的产生原理、抖动时间、最适消抖时长的研究计算,以及对不同消抖算法的特点和硬件资源占用量的分析,选择合适的消抖算法。经波形仿真和试验结果证明,关键时间参数存储准确无误,两种算法消抖完整、可靠,满足了工程实际需求,该逻辑设计已应用到实际环境中。     

一种新的面向应用的FPGA测试方法

提出一种新的面向应用的FPGA测试方法。该方法将FPGA设计配置(DC)抽象成由LUT、非LUT逻辑门、寄存器和互连线所组成的模型,将目标故障集设定为互连线的固定故障（SAFI）和LUT的功能故障（FFL）。提出了两种可选的测试配置（TC）以提高自动测试向量生成（ATPG）工具所得到的SAFI覆盖率,同时给出了可对LUT进行穷举测试的TC以检测FFL。实验结果表明,对于7个最大的ISCAS89基准电路,该方法可得到86.82%～99.16%的SAFI覆盖率和100%的FFL覆盖率。     

基于切割法的时序电路等价验证

在Van Eijk时序电路等价验证算法中引入切割法,提出一种改进算法.由切割法引发的错反问题同时得到解决,合理的切割可以使时序电路等价验证只需较少时间.改进算法用SAT解答器作为计算引擎.实验结果表明,改进算法的运行速度约为原先算法的2倍.     

FPGA设计验证中的软硬件协同仿真测试方法

在FPGA设计验证中通常采用软件仿真的手段验证功能的正确性,有时也会配合采用硬件仿真手段,但软件仿真和硬件仿真分别存在仿真过程耗时长和可监测性差的不足,难以很好地满足FPGA验证工作的需求.针对FPGA验证工作中软件仿真和硬件仿真的局限性,通过对软仿、硬仿及软硬协同3种仿真手段进行比较,提出软硬件协同仿真的基本原理及技术手段.在软硬件协同仿真平台上分别对某基带FPGA软件和某采集控制FPGA软件进行实例验证,并与采用纯软件仿真的结果进行比较.结果表明:相对算法复杂度较高的某基带FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的10倍;相对控制复杂度较高的某采集控制FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的30倍.实验结果证明了该软硬件协同仿真技术的可行性和高效性.     

基于分解等价的时序电路测试生成算法

针对集成电路的规模和复杂程度不断增加而相应的测试却越来越困难且费时的问题,提出了一种基于分解等价的时序电路测试生成算法。此算法通过引入分解等价以避免进入已搜索的测试码解空间,缩小了测试码搜索空间,大大提高了测试生成效率。在ISCAS’89国际标准电路上的实验结果表明了本算法的可行性。     

时序电路的一个分析方法

本文以把布尔变量看成时间t的函数为基础,提出了利用状态方程对逻辑门组成的时序电路进行分析的一种方法,并列举了几个实例进行说明。     

基于改进型脉冲耦合神经网络的关键路径求解

 在脉冲耦合神经网络(PCNN-Pulse Coupled Neural Network)的基础上,提出了改进型脉冲耦合神经网络(mPCNN-modified PCNN)模型,并将其用于AOE-网的关键路径问题的求解.该方法通过快速并行计算,一次正向计算即可求解AOE-网的所有关键路径,与传统方法相比体现了较好的优势.     

基于关键路径串行再生系统的参数优化

对串行排队系统,在一定条件下构造其再生轨迹,基于关键路径研究了系统参数的优化问题.在一个再生周期内,用有限长度的观测值估计性能指标对可调参数的梯度,得到了串行排队系统参数优化的新算法,该算法仿真次数少,易于实现,避免了扰动传播的繁琐分析.     

基于DAMT的企业级数据仓库建设关键路径研究

针对企业级数据仓库的关键问题,该文基于DAMT构建了一种关键路径.这主要包括4个模块:决策支持设计、数据来源分析、数据仓库建模、技术实现.利用所给的关键路径模式能够使企业管理决策者快速掌握信息,从而制定更加适宜的竞争战略,增强自身的竞争力.     

关键路径的矩阵计算公式

在研究最短通路问题的基础上,通过＂最短通路＂与＂关键路径＂的对比研究,给出PERT/CPM问题（计划评审技术图/关键路径方法的简称）相应的＂对偶＂的矩阵定义及＂对偶＂运算法则,进而推出＂对偶＂的计算公式.     

关键路径概念的延伸

描述了广义关键路径问题,提出了广义关键路径概念,给出了广义链路径的算法。结合实例,对所给的概念和算法的实际应用作了讨论。本算法可直接用于解决规模越小,但较为复杂的关链路径问题。     

关键路径概念的延伸

描述了广义关键路径问题,提出了广义关键路径概念,给出了广义关键路径的算法,结合实例,对所给的概念和算法的实际应用作了讨论,本算法可直接用于解决规模较小,但皎为复杂的关键路径问题。     

时序电路的功能验证探析

本文笔者比较了基于状态转换表和基于状态转换图的功能验证方法,并总结出两种方法各自的特点和适合时序电路功能验证的方法,为验证工程师挑选验证方案提供了有利的数据支持。     

基于关键路径法的新型EDA优化技术研究

EDA代表了当今电子设计领域的最新发展方向,利用EDA工具,大批工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设出IC版图或PCB版图的全部过程在汁算机上主动处理完成.但EDA技术在优化方式上,却存在着一定的弱势,本文提出的关键路径法新型优化方式,关键路径是指设计中从输入到输出经过的延时最长的逻辑路径.优化关键路径是一种提高设计工作速度的有效方法.从输入到输出的延时取决于信号所经过的延时最大路径,而与其他延时小的路径无关,从而能够大幅度的提升物理电路性能,能在一定程度上解决EDA技术优化不足的问题.     

求解最大特征值及其对应特征向量的FPGA实现

针对某些领域只需求解矩阵的最大特征值及其对应特征向量的特点,设计了基于乘幂法的复矩阵的最大特征值及其对应特征向量求解的FPGA实现,提高了运算速度。设计采用状态机设计方法,将9×9复矩阵的定点数格式转化为浮点数运算,使得到的特征值及特征向量有很高的精度。结果表明,本设计稳定并可实现工程化应用。     

基于着色Petri网的双向搜索关键路径算法

提出一种基于着色Petri网的双向搜索关键路径算法,首先将AOE网转换成带时间状态的着色Petri网,然后运行带时间状态的着色Petri网,分别从源点和汇点双向搜索关键路径,最后给出了对典型实例的仿真实验,结果验证了双向搜索关键路径算法的执行效率优于传统单向搜索关键路径算法．