基于CPLD技术的高速视频图像采集与显示系统

系统采用CMOS有源像素图像传感器作图像接收器,CPLD作驱动控制器,经D/A转换后由XGA显示出来,实现了视频图像的快速采集和实时显示.阐述了系统的构成原理和CPLD控制逻辑,给出了驱动电路的仿真波形.该系统稳定可靠,且具有图像分辨率高、采样速度快以及适应性和灵活性强等优点.     

图像采集系统的线性CCD驱动电路设计

文章介绍基于高速线性CCD器件的图像采集系统的构成及其应用。通过对CCD图像传感器TCD1209D驱动时序及数模转换芯片AD9224的转换时序的分析,结合图像采集系统硬件功能要求,设计用于图像采集的高速线性CCD驱动电路,并采用单片复杂可编程逻辑器件(CPLD)进行了实现;测试表明驱动时序产生电路满足目标图像采集系统的应用需要。     

木材自动测量仪中图像传感器时序的设计

提出了一种基于CPLD(复杂可编程逻辑器件)实现木材自动测量仪中图像传感器驱动时序电路的方法.选用ALTERA公司的CPLD作为硬件设计平台,运用硬件描述语言对驱动时序电路进行了描述,并给出了部分程序(φ1的时序).采用ALTERA公司的仿真工具QUARTUSⅡ软件对所设计图像传感器的驱动程序进行了仿真,并用数字示波器测量输出波形.测量和仿真结果表明设计方案用于木材自动测量仪中图像传感器的驱动是可行的.     

CPLD在DSP实时图像采集系统中的应用

以DSP TMS320C6205为核心处理器,设计了一种基于复杂可编程逻辑器件(CPLD)和DSP的实时图像采集系统.在介绍系统组成原理的基础上,重点讨论了CPLD在系统中的设计方法和工作流程,包括图像采集系统控制设计、图像传输控制设计等.系统采用SAA7113和CPLD完成了无DSP干预的图像采集与存储,通过DMA实现图像传输.实际应用表明,这种设计具有功能集成,结构实现简单,程序修改方便等优点,能得到满意的图像结果.     

基于USB总线和DSP的图像采集处理系统

文章论述了基于USB总线和DSP的图像采集与处理系统的设计方案和实现方法。系统以专用视频输入处理芯片SAA7113和CPLD实现图像采集,利用USB总线的高速数据传输能力和DSP强大的数据处理能力,实现了图像的实时采集、处理和传输。     

基于TDI CCD的偏振成像系统设计

介绍了一个基于DALSA公司IL-E2-1024 TDI CCD的偏振成像系统的设计,分析和解决了该系统一些电子学关键技术,实现了TDI CCD的驱动和CPLD对CCD的时序控制、图像信号的自相关采样和数字化、利用FIFO缓存数字图像信号,考虑用DSP进行实时的偏振图像处理并利用USB接口传送到计算机显示偏振图像。     

有限状态机实现CMOS成像系统驱动时序

介绍Cypress公司的CMOS图像传感器IBIS5-A-1300的特点以及卷帘快门工作模式,并以其为成像核心,以MaxⅡ系列CPLD芯片EPM570T144C5为平台,搭建CMOS成像系统。采用有限状态机的方法设计并实现了系统在卷帘快门模式下的驱动时序。提供了设计方法、流程,进行了系统仿真、分析和成像实验,由所得结果可以证明该方法效果较好。     

一种基于服务机器人的视觉系统设计

通过采用图像传感器0V7635采集图像,帧存储器AL422B进行数据缓存,CPLD控制时序,DSP进行图像处理,构建了一个图像采集的硬件系统．在图像软件处理中,采用闽值向量判断法和改进的种子填充法来完成彩色图像的识别和分剖,在分割中计算图像的几何矩,利用全局图像的几何矩特征量构建图像雅可比矩阵,并用推导的图像雅可比矩阵完成一个图像反馈与目标运动自适应补偿的视觉跟踪系统．系统采用了TFT液晶来直观显示视觉识别和跟踪的效果．     

基于DM6437的图像采集与VGA显示系统设计

以TMS320DM6437为主控芯片,讨论一种基于DSP/BIOS类/微型驱动模型的图像采集与视频图形阵列(VGA)显示系统设计方法.在类/微型驱动模型中将驱动模型分为与硬件无关(类驱动)和与硬件相关(微型驱动)的两层,应用程序通过调用类驱动来间接调用微型驱动函数,从而达到控制图像采集及VGA显示的目的.实验结果表明:系统可以很好地实现DM6437的图像采集与VGA显示,达到了理想效果.     

数字视频监控系统

采用通用高速数字信号处理器(DSP)和可编程逻辑器件(CPLD)设计了视频图像目标快速识别与跟踪系统。     

一种基于CPLD和POI总线的视频采集卡的设计

设计并实现了一种以CPLD为数据采集逻辑控制单元，以PCI总线为接口，采用视频专用处理芯片SAA7115来实现图像预处理的视频图像采集系统。详细讨论了CPLD的控制逻辑和图像预处理。采用CPLD实现视频图像信号采集，提高系统性能，同时具有适应性和灵活性强、设计、调试方便等优点。实验结果表明该系统实现了图像的实时采集。     

一种基于CPLD和PCI总线的视频采集卡的设计

设计并实现了一种以CPLD为数据采集逻辑控制单元,以PCI总线为接口,采用视频专用处理芯片SAA7115来实现图像预处理的视频图像采集系统。详细讨论了CPLD的控制逻辑和图像预处理。采用CPLD实现视频图像信号采集,提高系统性能,同时具有适应性和灵活性强、设计、调试方便等优点。实验结果表明该系统实现了图像的实时采集。     

基于C6711 DSP的实时数字稳像系统

为了实现实时便携式脱机稳像,设计了一种基于TI公司C6711 DSP芯片的实时数字图像稳定系统.该系统由两个双端口RAM芯片作为数据输入和输出的高速缓存,通过4个Bank信号在8 bit和32 bit间进行数据转换,由CPLD进行处理逻辑和视频同步控制.系统工作时,通过对片内cache中数据区和程序区的合理分配,并使用EDMA技术进行数据传输,达到高速处理的目的.结果表明,使用内联函数和线性流水技术,可加快算法软件的执行速度,实现了25帧/s的实时图像稳定处理.     

用于视频图像数据的ATA接口硬盘存储卡的设计

给出一种视频图像数据ATA接口硬盘存储卡的设计方案,系统采用模块化设计,由图像数据缓冲模块、ATA逻辑模块、ATA接口模块、主机通信模块四部分组成。图像数据缓冲模块选用CPLD加外部FIFO的组合方式来完成,使得系统与不同的外部设备配合工作时,只需要修改CPLD的程序,提高了存储卡的可靠性和可维护性;ATA逻辑模块以及ATA接口模块的功能通过FPGA实现;主机通信模块由AVR芯片配合TUSB6250芯片来共同完成,保证了存储卡具有功耗低、内部短路电路保护等优点。本文所提存储卡方案具有更低的成本,更好地兼容性,易于扩展等优势,尤其适用于视频海量数据的存储。     

基于CPLD的CCD图像敏感器驱动时序设计

介绍了一种CCD图像敏感器——TCD142D,分析了其驱动时序信号,选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用QuartusII对所设计的时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7064SLC44进行适配。实验结果表明,驱动时序发生器的设计是正确的,可以满足CCD工作驱动要求。     

大屏幕FED视频显示系统

阐述大屏幕FED视频显示系统的工作原理,主要包括了数字视频图像的转换和处理、视频数据的传输、256灰度图像的调制及其功率驱动等技术.应用本系统研制出能显示视频图像的大屏幕单色FED显示器样机,其亮度达300cd m2,对比度达400∶1.     

井下电视图像压缩技术

测井电缆的数据传输带宽非常有限,图像压缩是井下电视研制的关键技术.基于小波变换的井下电视图像压缩系统通过小波变换、子带编码、自适应量化和熵编码进行图像压缩,采用质量盒控制、背景对比度控制和场频控制技术,实现了较高的压缩比.该系统采用DSP控制技术和图像压缩专用芯片,使图像压缩比和数据流量易于控制,适用于单芯电缆、多芯电缆和光电测井电缆的图像传输.图像解压缩回放过程中采用了插场技术,实现了PAL制式视频50场/秒的实时运动图像播放速度.