时钟低摆幅三值双边沿低功耗触发器的设计

通过对各类多值触发器的研究,提出了一种反馈保持型时钟低摆幅三值双边沿低功耗新型触发器(Feedback Keeper Low-swing Clock Ternary Low-Power Double-Edge-Triggered Flip-Flop,FK-LSCTLPDFF)设计方案。该方案利用反馈保持避免电路因输入信号瞬间毛刺引起的错误翻转,利用时钟信号双边沿跳变敏感抑制冗余跳变,利用时钟低摆幅降低三值触发器功耗。该电路与三值单边沿触发器相比,在保持相同数据吞吐量的条件下,可使时钟信号的频率减半,从而降低整个电路的系统功耗。通过PSPCIE模拟,验证了所设计电路具有正确逻辑功能,低功耗特性明显。     

基于FPGA的多脉冲并行采集与识别系统设计

设计一个基于FPGA的多通道数据并行采集和识别系统,旨在对弹丸射击到光靶产生的脉冲信号进行采集和识别。输入的多路脉冲信号经过施密特触发器74HC14整形后进入FPGA,首先由FPGA进行电平判别,有信号跳变时,把信号经过并串转换后进入SRAM缓存模块进行缓存,由系统的USB2.0内嵌核FX2芯片CY7C68013A-56传输到PC机,实现整个系统的控制和信息传输,完成整个系统的采集和识别功能。     

SET-MOS混合结构的触发器设计及应用

基于SET-MOS混合结构的或非门构建了基本RS触发器和主从式D触发器,对所设计的新型触发器电路进行了分析研究,并将其应用到寄存器和移位寄存器电路.利用SPICE对所设计的触发器电路进行仿真验证,仿真结果表明电路运行良好.该新型触发器电路与SET实现的电路相比,具有更高的驱动能力;与传统CMOS电路相比,电路的功耗仅为10-10 W的数量级.     

光伏并网发电模拟系统

此光伏并网发电模拟系统采用MSP430F449为核心控制芯片,采用全桥逆变电路作为DC-AC的核心电路,通过控制BUCK电路实现MPPT最大功率点跟踪,单片机发送PWM信号控制逆变电路产生正负交替的工频交流信号.逆变电源具备各种保护功能,如输入直流极性接反保护,交流输出短路保护、过热、电流电压过载保护等.利用逻辑器件输出的pwm波形控制逆变电路,输出含有较多的谐波分量,因此要加滤波输出正弦波电流.     

基于FPGA的双边沿触发实现

数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触发。在同样的时钟触发下,系统功耗大大降低,且系统数据处理速度提升一倍。     

RSFQ可控时钟信号发生器

设计了一种新的产生RSFQ时钟信号的电路,并利用W IN S软件对电路进行了模拟.它可以产生连续脉冲,脉冲的周期由电路中约瑟夫林传输线的长度决定,可以产生周期约10 ps的连续脉冲.经过扩展,这种电路能通过输入触发脉冲实现振荡的停止,从而产生固定个数的时钟信号,产生时钟信号的数目由启动信号和停止信号的时间差决定;在电路中使用多路开关,还可以在不改变硬件电路的条件下,通过输入触发信号来改变输出时钟信号的周期.     

基于半导体光放大器的基本RS触发器

在半导体光放大器(SOA)非线性效应的理论基础上,仿真实现了一种新型全光RS触发器.设计基于SOA和光滤波器,实现了两路NRZ码信号的与(AND)、与非(NAND)逻辑运算,在全光与非门的基础上,构造实现全光学基本RS触发器,并通过软件仿真方式验证了其功能.     

叶端定时传感器脉冲信号高速采集系统的FPGA实现

在非接触式高速旋转叶片自动实时监测系统中,要求25μm的振动位移测量分辨率,为采集电路的设计增加了很大的难度。由于信号处理系统用固定频率脉冲填充法计数,实现定时时间的测量。因此采集系统的设计关键问题是:计数器频率达100MHz的24bit高速计数器的设计和利用D触发器使锁存脉冲与100MHz的计数时钟同步,从而解决由于计数脉冲与锁存脉冲不同步所造成的数据锁存失误问题。锁存器的数据由EPP接口采集到计算机中进行处理。实验证实了该系统性能良好,达到预定精度要求。     

锁相技术在三相交流调压电源装置中的应用

采用锁相环技术,通过鉴相,实现脉冲同步。给定信号和反馈信号经过PID调节,送C8051F360单片机的ADC单元,经过程序处理产生同步移相脉冲输出,送由复杂可编程逻辑器件EPM7032完成脉冲成型及放大,由触发器电路输出控制三相可控硅桥路实现交流调压。     

基于改进重频跟踪器的雷达信号分选方法研究

提出了一种基于脉冲重复周期（PRI）跟踪器的已知雷达信号分选方案,介绍了已知雷达信号分选电路的组成部分。详细阐述了滤波电路、跟踪器首脉冲捕获电路和重频跟踪电路的实现方法。在FPGA上采用多路重频跟踪器实现多路信号并行分选。全硬件跟踪分选已知雷达信号,实现了密集信号环境下已知雷达信号的实时分选,提高了可靠性、灵活性。提高了电子对抗设备的信号分选和处理能力。     

高精度频率测定的ASIC实现

研究频率测量过程中输入信号的脉冲边沿与测量设备的闸门信号边沿不一致造成的频率测量误差.提出利用可编程ASIC器件来实现输入脉冲信号与MPU定时信号同步的实现方法,解决了输入脉冲和给定闸门时间起止时刻随机性引起的测量误差.基于ASIC的方法与其他频率测量方法相比,MPU外围电路简单,能自适应输入信号频率的变化.利用对输入信号进行测量前分频和利用2个寄存器扩大对频标的计数范围,扩大了对输入信号频率的测量范围.该工作为精确测量频率探索了一条新途经.     

基于555芯片的单稳态电路设计

555定时器集成芯片是一种集数模等多功能为一体的中规模集成功能电路,其具有电路结构简单、使用灵活方便等优点,被广泛应用到脉冲产生、整形、以及定时和延迟等自动控制电路中。本文在介绍了基于555定时器电路的单稳态触发器电路的逻辑组成和工作原理后,详细分析了基于555定时器集成芯片的照明触摸开关电路的实际设计技术要点和设计流程步骤。     

单相单脉冲触发电路设计

采用通用集成电路设计了一种单相单脉冲可控硅触发电路。该电路利用接近开关作为控制集成触发器的触发。同步信号的积分与移相信号比较产生触发脉冲,抗同步信号的高频干扰和波形畸变的能力强。本电路采用专作集成电路设计,具有功耗小、功能强、输入阻抗高、抗干扰性能好、移相范围宽、外部器件少、单电源工作,调整方便等优点。     

丢失周期脉冲信号的检测电路

本文通过对可重触发的单稳态电路的分析,得出了只要可重触发单稳态触发器的输出脉冲宽度大于输入周期脉冲信号的周期T,就可用可重触发的单稳态触发器构成检测周期脉冲信号丢失的电路。本文用芯片CD4538给出了实用的丢失周期脉冲信号的检测和报警电路。     

单相单脉冲触发电路设计

采用通用集成电路设计了一种单相单脉冲可控硅触发电路.该电路利用接近开关作为控制集成触发器的触发.同步信号的积分与移相信号比较产生触发脉冲,抗同步信号的高频干扰和波形畸变的能力强.本电路采用专作集成电路设计,具有功耗小、功能强、输入阻抗高、抗干扰性能好、移相范围宽、外部器件少、单电源工作,调整方便等优点.     

触发器的跳变方程及其在计数电路设计中的应用

本文研究了触发器的输出跳变特性,建立了各类触发器统一的跳变方程,简化并统一了并行计数电路和串行计数电路的设计原理和方法。     

基于555定时器实现的自动彩灯循环的设计

本文利用555定时器作为基础元件，通过接入相应的电阻电容得到的多谐振荡器，作为D触发器的脉冲信号，设计电路控制彩灯自动循环。     

基于时钟控制技术的低功耗三值D触发器设计

提出一种低功耗的基于时钟控制技术的三值D触发器(CG-TDFF)。CG-TDFF通过在电路中嵌入时钟控制技术,在输入信号不发生改变时抑制时钟链以减少触发器内部节点的冗余跳变,从而有效地降低电路功耗。基于SMIC65 nm工艺的仿真结果表明,CG-TDFF具有正确的逻辑功能,低功耗特征明显,在开关活动性为10%时,功耗比参考电路下降最高达29.84%。     

触发器三种触发方式的分析与比较

分析与比较了触发器三种触发方式:电平触发、脉冲触发、边沿触发.在不同的触发方式下,当触发信号到达时,触发器的状态转换过程具有不同的动作特点.特别是时钟信号在有效电平时,输入端信号发生变化,主从结构的SR触发器的多次翻转,而主从结构的JK触发器发生"一次翻转"的情况.掌握这些动作特点对于正确使用触发器是非常必要的.     

基于555时基电路的电源逆变器设计

集成时基电路又称为集成定时器或555电路,555电路常常作为秒脉冲信号或多脉冲信号产生电路,是一款集数字、模拟混合型的集成电路。交流电的产生主要有两类方式:一类是由交流发电机产生,另一类是用含电子器件的电子振荡器产生;本文利用555时基电路的多谐振荡工作原理设计实现一种555电源逆变器,是一种可以把直流转换成交流的电源逆变器,可实现直流电源供电,交流电源输出,且交流电频率可调、工作稳定性好。