基于VerilogHDL的分频器的优化设计

基于整数和小数分频的实现原理,提出了整数和小数分频器的算法和结构,采用Verilog硬件描述语言优化设计了偶数、非50%占空比和50%占空比的奇数、半整数分频器,重点对任意小数分频器进行了设计优化.用LDV5.1进行了仿真,用Synplify Pro进行了基于ALTERA公司FPGA的综合,证明了其可行性.     

基于提花圆机硬件功能的FPGA的分频器研究与实现

在提花圆机选针器控制系统中,实现了一种基于FPGA的等占空比任意小数分频电路的设计.首先简要介绍了FPGA器件的特点和应用范围,讨论了一些常见整数分频的方法,最后介绍了一种基于FPGA的双模前置小数分频器的分频原理及电路设计,并用Verilog HDL编程,QUARTERSII6.0进行仿真.     

基于VHDL占空比可控的整数半整数分频器

在半整数分频器设计方法的基础上进行改进,采用VHDL硬件描述语言实现了占空比可控的整数半整数分频器.在QuartusП软件上测试结果表明了设计的正确性和可行性.     

在锁相环吞脉冲频合器中实现可调小数分频

推导出了吞脉冲技术锁相环频率合成器的输出频率Ｆｏ、双模前置分频器的输出频率Ｆｐ和参考频率Ｆｒ之间的关系式．经宽覆盖（１３８．０００～１６７．０００ＭＨｚ）、高稳定度（１０－６）、多通道（每通道间隔２５ｋＨｚ）频合器实验论证，关系式成立．应用此关系式提出了一种新的小数分频理论和实现电路框图，该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾．     

一种通用的可编程双模分频器

提出了一种通用的可编程双模分频器,电路主要由3部分组成: 9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC 0.18μm 1.8V 电源CMOS工艺的SpectreVerilog仿真表明：它能在分频比56-2 047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。     

一种通用的可编程双模分频器

提出了一种通用的可编程双模分频器,电路主要由3部分组成:9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC0.18μm1.8V电源CMOS工艺的SpectreVerilog仿真表明:它能在分频比56-2047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。     

基于CPLD／FPGA的半整数分频器的设计

本文以分频比为2.5的半整数分频器的设计为例,介绍了在MAX＋plus Ⅱ开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来实现半整数分频器的过程和方法。     

一种基于Verilog的任意整数分频器实现方法

在分析基于Verilog的偶数分频程序和奇数分频程序的基础上,提出了一种基于Verilog的任意整数分频器的实现方法,并在QuartusⅡ平台上完成了基于这种实现方法的任意整数分频器的编程和综合,在Modelsim中完成了任意整数分频器的仿真获得通过.该文的Verilog程序可以直接引用,为此类程序实际提供借鉴.     

一种应用于全数字锁相环的小数分频器设计

文章针对宽带全数字锁相环(All-Digital Phase-Locked Loop,ADPLL)架构的频率综合器设计了一种适合的宽分频范围的小数分频器.由于经典的宽分频范围的小数分频器结构在边界处会发生失效,文章在分析其他解决方案的同时,提出了利用可变延时单元进行固定相位校准的解决方法.本设计的可变分频比分频器分频比范围为32~127,输入频率为1.8~3.7GHz,面积为0.46mm×0.24mm.测试结果显示,本设计有效地解决了经典宽分频范围的小数分频器结构在边界处会发生失效的问题.     

在锁相环吞脉冲频合器中实现可调小数分频

推导出了吞脉冲技术锁相环频率合成器的输出频率Ｆｏ、双模前置分频器的输出频率Ｆｐ和参考频率Ｆｒ之间的关系式。经宽覆盖（１３８．０００￣１６７．０００ＭＨｚ）、高稳定度（１０＾－６）、多通道（每通道间隔２５ｋＨｚ）频合器实验论证,关系式成立。应用此关系式提出了一种新的小数分频理论和实现电路框图,该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾。     

基于MAX plusII的数字钟的设计与实现

介绍了一种基于EDA工具——MAX plus II的多功能数字时钟的设计。在设计了数字时钟的每一个单元电路:分频、计时、显示及整点报时电路之后下载到硬件实现。其设计巧妙结合文本、原理图两种输入方法,思路简洁、新颖,经验证系统功能可靠。     

星载合成孔径雷达频率源

阐述了星载合成孔径雷达频率源的国内外水平和发展趋势.讨论了三种实用的频率源.第一种是晶振倍频源;第二种是混合微波集成电路(HMIC)锁相频率合成器;第三种是采用单片微波集成电路(MMIC)的数字锁相频率合成器,这种源具有最小的体积和重量(减小10～100倍)、高的可靠性、低的功耗与成本,易于程控等优点,有广阔的应用前景。此外,还对我国星载合成孔径雷达频率源的发展提出了一些建议。     

基于高重频固体激光信号的快速采集系统

采用积分电路的方法对高重频固体激光的窄脉冲信号进行捕捉,对积分电路的原理构成、周期窄脉冲信号采集放大电路的设计、测量误差来源及处理做了分析和讨论。以W77E58为采集电路的CPU,以FT245BM为核心构成USB接口电路,实现了窄脉冲信号的快速采集与传输,较好地解决了对多路探测器实时快速采集和向上位机传送的问题,达到了比较满意的效果。     

积分运算电路的设计方法

为系统研究积分运算电路的构成及电路元件参数的选择, 从电路方程及积分条件出发, 推导出积分运算电路在矩形波激励下的输出波形的幅值表达式, 为积分运算电路的设计提供了理论依据。通过对一个积分运算电路的设计举例和仿真测试, 验证了设计方法的正确性、 简便性和可行性。     

L波段跳频频率合成器

直接数字式频率合成器具有频率分辨力高，相位噪声低，频谱好的优点利用该优点与倍频链相结合，成功设计了一实用电路，解决了单用DDS技术工作频率偏低的缺陷．满足了工作频率高，跳交频带宽，具有高精度频率分辨力，频谱质量好的要求．该电路应用芯片从AD9854完成L波段跳频频率合成器方案的设计．具有结构简单，体积小，工作稳定可靠，使用维护方便的特点．     

一种三相可控硅触发电路的设计

采用通用集成电路设计了一种三相可控硅触发电路。该电路利用同步信号的积分与移相信号比较产生触发脉冲,抗同步信号的高频干扰和波形畸变的能力强。这种设计所用元件少,成本低,调试方便。     

积分电路电容并联电阻仿真研究

利用Multisim仿真软件通过改变积分电路与电容的并联电阻和输入电阻的比值,得到其与输出信号的波形情况和输出信号的幅度之间的关系。比值越大输出信号的幅度越大。电路的工作状态由输入信号的频率、积分电路电容以及并联电阻决定,当输入信号的频率大于或者等于10倍的半功率点频率时为积分运算电路。     

基于DDS的数字频率合成研究与实现

针对数字频率合成过程中相位-正弦幅度变换、平滑输出、滤波等存在的动态性及不稳定性,采用AD9833对信号合成模块的电路进行了设计。其中主要包括外围电路、滤波电路和放大电路。根据芯片的特点给出了程序的设计思路,包括AD9833初始化、写控制字、合成频率等。实验测试结果证明了该设计方法的正确性及可靠性。     

单相单脉冲触发电路设计

采用通用集成电路设计了一种单相单脉冲可控硅触发电路。该电路利用接近开关作为控制集成触发器的触发。同步信号的积分与移相信号比较产生触发脉冲,抗同步信号的高频干扰和波形畸变的能力强。本电路采用专作集成电路设计,具有功耗小、功能强、输入阻抗高、抗干扰性能好、移相范围宽、外部器件少、单电源工作,调整方便等优点。     

一种新型电荷放大器的设计方法与电路

介绍了一种新的电荷放大器的方法和电路。该电路主要由电流转换电路、恒流源电路、积分电路、模拟开关电路等组成,其突出特点是转换速度快、电路简单及输人信号范围大,适合构建成多路,在传感器测量系统中有着广泛地应用前景。