时延驱动的门阵和标准单元布图系统——Tiger

Ｔｉｇｅｒ可以完成从布局到详细布线的整个布图全过程。在整个布图过程中，根据ＲＣ延迟模型计算所有连线的延迟，并把整个芯片的时延最小作为优化目标。在Ｔｉｇｅｒ系统中，应用了性能驱动的布局和总体布线算法、ＤＲＡＦＴ通道布线算法和基于垂直通道模型的走线道分配算法。实验结果表明，Ｔｉｇｅｒ的布图速度要比ＴｉｍｂｅｒＷｏｌｆ６．０快很多。它在保证芯片性能的同时，其芯片面积与ＴｉｍｂｅｒＷｏｌｆ差不多。     

布局中的布线拥挤度估计及其优化

针对版图设计阶段越来越严重的布线拥挤问题,提出了一种有效降低布线拥挤度的标准单元布局算法.它是在高质量线长优化布局之后对布线拥挤度进行单独优化.该算法使用一种新的改进的布线模型对芯片的布线情况进行估计,采用以线网为中心移动的优化方法解决局部区域内的布线拥挤问题.实验结果表明,该算法在使线网总长略微增加的同时使芯片的布线拥挤度问题得到了很好的解决.     

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律，针对数字逻辑延时单元核的数学模型，采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核，通过数字核复用建立了多延时单元部件，并运用电子设计自动化软件，通过选择不同的复杂可编程器件对延时单元进行了仿真分析、结果表明，数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关．所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据．     

岛式FPGA芯片布局布线改进的实现

针对FPGA布局过程与布线过程连接松散的问题,开发了一款改进的布局布线工具(IVPR).在布局过程中考虑了逻辑模块的引脚方向,以建立更准确的延迟预测,并预测逻辑模块在布线阶段使用的引脚方向,从而选择合适的延时值,使得布局与布线的结合更有效.针对高扇出线网,在布局过程中加入了线网终端对齐,并在布线阶段优先采用长线连接.以岛式FPGA芯片VS1000为例进行实验,结果表明,与经典的布局布线工具VPR相比,IVPR的电路延时降低了16.4%,布线资源利用率提高了1.9%.     

BPGR积木块自动布局和总体布线系统

超大规模集成电路(VLSI)的积木块布局布线是一个非常复杂的问题.本文介绍了我们自行研制的VLSI 积木块布局和总体布线系统BPGR.该系统包括积木划分、布局优化、通道划分、总体布线、交互式布局布线调整等过程.BPGR系统能最有效地利用芯片资源和最大限度地提高芯片性能·编程和实验证明,BPGR系统是VLSI 积木块布局布线设计的有效工具.     

LTCC多层互连基板布线布局电磁兼容性研究

低温共烧陶瓷（LTCC）多层互连基板电磁兼容性问题直接影响多层板布线及芯片布局。本文采用商用三维电磁场仿真软件和电路仿真软件对多种互连结构分别进行电磁耦合特性及信号完整性分析和仿真,并根据仿真结果提出了抑制干扰的方法,得到了多层板布线布局的规律。     

MCM布线中v4R算法的改进方法

对多芯片组件的布线方法提出了一种新的方法,以MCM布线中的四通孔算法（v4R）为基础,针对其易对图的拓扑结构信息丢失的缺陷,通过引入最小斯坦纳树（Minimum Steiner Tree,MST）,减少总布线层数,使总布线长度缩短,减小延迟,以达到总体布线结果优化。此外,针对v4R算法自动布线结果不均匀的缺点,引入预分配层进行手动预布线,使最后MCM总布线层数减少,软件模拟表明,改进算法有效利用了整个布线空间,在电特性方面使整体延时减小。     

大规模集成电路多层布线结构对信号延时的影响

通过集成电路各器件间的布线传递信号的过程，是将信号电荷向布线间形成的寄生电容充放电的过程。本文研究了集成电路多层连线的寄生电容模型、互连线RC树模型的延时估算等电路模拟技术，同时提出了今后该领域的研究方向。     

一层半模式的宏单元阵列版图自动设计及验证系统MALS

本文提出的 ＭＡＬＳ系统，针对一层半模式门阵的特点，以线网均匀分配为主要目标 的布局和总体布线算法以及分区、定序、预测和并行横向的通道布线算法，提高了布图 的成功率。系统还提供了多种方式可进行人工干预的交互环境及布图正确性验证手段。 已用ＭＡＬＳ设计了若干芯片，表明该系统是有效的。     

基于深亚微米工艺长互连线延迟优化的设计方法研究

随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物理设计的长线互连优化方法,即优化关键单元的布局,并选取、增、减repeater来优化时序.本方法根据单元间的位置测定单元间距,指导设计中需要插入的repeater位置及数量.长互连延迟的优化效果与所使用的单元、插入单元的间距、选用的线宽等影响因素有密切关系.28nm工艺下,在间距200μm~250μm时插入8倍驱动(×8)规格的反相器(缓冲器)时效果最好.其次,将互连线上的缓冲器换成反相器,互连延迟能降低10%.第三,使用更宽的走线能使长互连线延时再降低20~30ps.     

改进的贪婪算法在无人机组网中的研究与应用

针对小型军用无人机平台小、速度快、能量有限导致的集群组网中节点生存时间受限、投递率低等问题,借鉴贪婪算法,提出一种复合权值的无线自组网路由算法。为减小边缘节点和低能节点对路径的影响,在算法中添加了边界评价因子和能量均衡2个优化参数对节点进行筛选,再利用Dijkstra算法的思想寻找网络中能量-拥塞复合权值最小的转发路径进行数据传输。仿真结果表明,与AODV算法和AOMDV算法相比,该算法在投递成功率、端到端时延、网络生存周期、路由开销方面均有良好性能。     

基于遗传-蚁群优化算法的QoS组播路由算法设计

为了提高网络路由性能,提出并设计了一种基于遗传-蚁群优化算法的QoS组播路由算法。首先,设计了自适应变频采集策略用于采集网络与节点信息,以此获得网络和节点的状态,为后续路由优化提供数据支持;其次,计算路径代价,将路径代价最小作为优化目标,建立QoS组播路由优化模型,并设置相关约束条件;最后,结合遗传算法和蚁群算法提出一种遗传-蚁群优化算法求解上述模型,输出最优路径,完成路由优化。实验结果表明,所提算法可有效降低路径长度与路径代价,提高搜索效率与路由请求成功率,优化后的路由时延抖动较小。     

基三网络中一种最短路径路由算法

Min-DDRA在DDRA路由算法的基础上结合中转节点的设计思想,实现了一种最短路径路由算法.该算法兼有传统基于路由表算法和DDRA路由算法的优点.基于真实网络负载的实验结果表明,与DDRA路由算法相比,Min-DDRA路由算法性能提高了2%～3%,功耗降低了3%～6%.     

适于数模混合集成电路的可布性分析模型

布局、布线是集成电路后端物理设计的两个主要环节,可布性分析作为连接布局和布线的枢纽,对优化布局和提高布线的布通率具有非常重要的作用。作者提出一种不可切割(non-slicing)结构的非均匀划分算法,大幅度减少了划分后的区域数量,同时建立了与此相应的适用于数模混合集成电路布局的可布性分析模型。对于实验电路的分析证实了本模型的准确性和高效性。     

基于等分节点法的时延驱动布局算法

提出了一个新的基于等分节点法的时延驱动布局算法．该算法基于对电路时延图的拓扑结构分析,将优化关键路径时延的问题转换成优化关键路径上单元位置的问题,通过建立优化位置单元的队列链表,采用一种新的等分节点法有效地寻找路径上单元的目标位置,从而优化路径上的线网长度,最终达到优化最长路径时延的目的．另外,启发式迭代优化方法很好地统一了以线长优化和路径时延优化为目标的布局算法．对MCNC标准单元测试电路中组合和时序电路的实验结果显示,电路经过时延驱动优化布局后的最大路径时延最多减少了31%．     

一种新的片上网络拥塞感知容错路由算法

提出一个有效的路由通道选择机制,实现了基于片上网络(networks on chips,NoC)的拥塞感知的自适应容错路由算法(congestion-aware adaptive fault-tolerant routing algorithm,CAFR).该算法基于Up*/Down*路由算法得出源节点到目的节点每条路径的转向概率,再根据每条链路的两端路由器剩余内存时隙得出一个加权链路,最后由每条路径权重值和其路径的转向概率计算出源地址到目的地址各条路径的总权重值.实验结果表明,在无故障条件下,该算法的平均延迟和平均吞吐率都能维持较好水平.在故障条件下,该算法相对其他算法在吞吐量衰减方面有很大改善,尤其在故障率达到20%时,该算法吞吐量只有44.32%的衰减,而其他有容错性能的算法衰减达到48%~70%.     

A dynamic flow-regulation algorithm for networks overload control

In this paper,a dynamic flow-regulation algorithm-oriented network overload control is proposed.It can proportion-ally distribute the load between the high-degree nodes and the low-degree nodes.According to the theoretical analysis,the net-work transmission performance of the proposed algorithm is in inverse proportion to the usage rate of the high-degree nodes.Simulations show that the new algorithm is more flexible and can enhance the network capability in most circumstances compared with the shortest path routing algorithm.Moreover,the compari-son with the efficient routing algorism also reveals the prominent performance of the new algorithm.     

基于虚拟化片上网络的二级优先维序路由算法

为了满足片上网络虚拟化过程中产生的不规则拓扑子网内部的通信需要,提出了一种二级优先维序路由算法.该算法通过2 b的配置信息,决定在不同拓扑结构中每个路由器的两个优先路由方向,使其能快速有效地在以下两类拓扑中路由:3个Mesh以任意方式连接成的拓扑结构,或者是任何满足最小路径原则的拓扑结构.该文分析了该算法的路由连通性和...     

遗传算法在动态权值路径寻优中的应用

为了克服传统算法在求解动态权值下最短路径问题时权值设定不合理,所得结果往往不是最优路径这一问题,提出了一种基于遗传算法的复杂路径寻优算法。遗传算法本身的随机性可以很好的避免权值设定这一步骤。为了使路径寻优算法更加可靠,该算法通过优化变异过程使得收敛速度更快,可靠性更高。将其应用在一个实际游戏模型中,实验结果表明其有效性。