嵌入式存储器在SoC中的可测性设计

随着半导体工艺的发展,SOC芯片的规模越来越大,工艺尺寸却越来越小,并且内嵌的存储器在芯片中所占的比例也越来越大,传统的存储器可测性技术受到严峻的挑战,针对存储器的可测性技术及其在SOC中的实现进行了介绍和讨论.     

嵌入式存储器在SoC中的可测性设计

随着半导体工艺的发展,SOC芯片的规模越来越大,工艺尺寸却越来越小,并且内嵌的存储器在芯片中所占的比例也越来越大,传统的存储器可测性技术受到严峻的挑战．针对存储器的可测性技术及其在SOC中的实现进行了介绍和讨论。     

模拟及混合信号芯片的可测性设计

对现有模拟及混合信号芯片可测性设计方法从测试内容、测试信号传输路径、测试信号产生及检测方式等不同角度进行了分类和分析比较。研究指出，在测试内容方面，基于结构的方法由于可得到较高的故障覆盖率并容易对其进行量化计算，因此被认为是今后发展的主要方向；在测试信号传输路径方面，基于总线的方法具有较易实现标准化的优点；而在测试信号产生及检测方面，内建自测试可大大降低测试所需代价，因此有较大的研究应用前景．统一的低测试代价和高故障覆盖率的模拟及混合信号芯片可测性设计方法的产生对于芯片设计来说将是进一步发展的要求和保障．     

分支结构电路的可测性设计优化

在硬件设计的初期可以对硬件测试中条件分支结构引起的测试向量冗余问题加以解决.以ALU为例,提出了两种分支结构电路的可测性优化设计,通过调整分支电路的选择条件来控制测试向量的施加,在保证错误覆盖率的同时可以明显减少不必要的测试向量.     

一款通用CPU的存储器内建自测试设计

存储器内建自测试（memory built-in self-test,MBIST)是一种有效的测试嵌入式存储器的方法，在一款通用CPU芯片的可测性设计（design-for-testability,DFT)中，MBIST作为cache和TLB在存储器测试解决方案被采用，以简化对布局分散，大小不同的双端口SRAM的测试。5个独立的BIST控制器在同一外部信号BistMode的控制下并行工作，测试结果由扫描链输出，使得测试时间和芯片引脚开销都降到最小，所采用的march13n算法胡保了对固定型故障，跳变故障，地址译码故障和读写电路的开路故障均达到100%的故障覆盖率。     

基于CPLD的数字光端机的设计与实现

随着现代安防技术的发展，大范围远程监控的应用越来越多，而远程监控中如何传输成为其主要问题．文中介绍了一种用于光纤传输的，基于CPLD（复杂可编程逻辑器件）的视频、音频等数据的远程传输设备的设计和实现．实验证明，该设计能够较好地完成远程传输任务，其监控图像清晰、数据准确，可以广泛应用于安防行业．     

基于内建自测试的伪随机测试向量生成方法

内建自测试作为一种新的可测性设计方法,能显著提高电路的可测性.本文研究了内建自测试中的测试向量的生成方法,详细介绍了由线性反馈移位寄存器构成的伪随机序列生成电路的原理,给出了由触发器和异或门构成的外接型、内接型以及混合型伪随机序列生成电路.     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要.研究了目前较常用的边界扫描测 试技术的原理.结构,并给出了边界扫描技术的应用.重点研究了基于边界扫描的外测试方式.即电路板上芯片间 连线的固定故障.开路和短路故障的测试,利用硬件描述语言-Verilog设计出TAP控制器,得到TAP状态机的仿 真结果.     

多芯片组件(MCM)的可测性设计

为克服在线测试技术测试MCM时不能达到满意的故障覆盖率的困难,采用可测性技术对MCM进行设计．根据MCM的特点和测试要求,提出了在JTAG标准基础上扩展指令寄存器,添加专门的用户指令,融合扫描通路法、内建自测试法等可测性方法,分层次地对MCM进行全面测试．建立模型进行验证的结果表明：该方法能有效地测试MCM,缩短了测试时间,故障覆盖率达到95％以上．     

一种基于环路结构的RFIC内建自测试方法

提出一种基于环路(Loopback)测试的内建自测试(BIST)方法。为了基于环路结构的内建自测试, 设计了一种可编程CMOS衰减器。具有内建自测试(BIST)电路RF收发器的测试结果表明, 此方法能够正确检测出系统故障, 可以应用于生产测试, 并能减少测试时间和测试成本。     

SoC的可测试性设计技术

基于可复用的嵌入式IP（intellectual property)模块的系统级芯片（SoC)设计方法使测试面临新的挑战，需要研究开发新的测试方法和策略，结合系统级芯片的可测试性设计技术所面临的技术难点。详细介绍了当前系统级芯片的可测试性设计技术，分析了各种系统级芯片的可测试性设计技术的特点及其优缺点，着重讨论了国际工业界内针对系统级芯片测试的方案；IEEEP1500和虚拟插座接口联盟（VSIA）测试访问结构。     

可测试性设计在仿真中应用研究

电子系统的设计必须考虑可测试性.论述减少测试数量和简化测试程序的方法,讨论测试设计中的扫描设计和边界扫描等问题     

电子设备测试性设计及系统划分的研究

随着科学技术的发展,技术的复杂化和结构的集成化日益增加,检测与隔离故障越来越困难。主要体 现在系统测试性差,BIT不能满足使用要求和测试设备的效能差、数量多等。基于此,系统级测试性设计已 成为提高产品全寿命周期中最优性价比的重要手段,它既要求满足产品自身设计的兼容性,又要求满足其性 能恢复和保障的一致性。简要介绍了系统级测试性设计理论及在该理论中引入的基于模糊有向图理论的系 统划分,并加以总结和展望。     

基于合约的构件易测试性设计支撑工具的设计与实现

构件技术的新特点为构件测试带来挑战.合约式设计是一种重要的软件易测试性设计方法.基于合约的构件易测试性设计为构件测试提供了一种有效的手段.设计并实现了一种新的合约式设计工具(PKUJDBCT),为构件的易测试性设计提供有力的支撑,并为今后进一步研究基于合约的构件易测试性设计方法打下了良好的基础.     

大规模集成电路可测性设计及其应用策略

随着集成电路的规模不断增大，集成电路的可测性设计正变得越来越重要．综述了可测性设计方案扫描通路法、内建自测试法和边界扫描法，并分析比较了这几种设计方案各自的特点及应用策略．     

民用飞机辅助动力装置安装系统的静强度设计

介绍了民用飞机辅助动力装置安装系统静强度设计的适航标准要求和设计载荷。以某型飞机辅助动力装置安装系统静强度设计为例,介绍了辅助动力装置安装系统的静强度分析和试验验证方法。安装拉杆的试验应力值和理论应力值的对比分析表明对安装系统的理论分析方法保守,其设计满足静强度要求和适航条款要求。     

液压支架护帮装置解析设计模型

根据液压支架护帮装置的特殊要求，提出了其设计指标，推导出了解析设计的模型，为液压支架和护帮装置的计算机辅助设计、优化设计提供了理论依据。     

论依法治国与权力制约

依法治国,建设社会主义法制国家是我国现代化建设的一项根本目标。权力制约是法制国家的普遍规律,也是依法治国的内在要求。目的是希望公权的行使在宪法和法律规定的范围和程序之内,国家一切权力属于人民,佘民通过法律形式授予国家权力,从而依靠法律手段来维护公民的意志和利益,监督制约权力。笔者试图从立法、执(司)法及法律监督三方面探索用法律机制对公共权力约束之可行性和科学性,从而保证社会主义法制的有法可依、有法必依、执法必公、违法必究。     

一种风能浓缩与产热机组的设计探讨

本文针对现有风能制热系统、原理、方法中存在的实际应用效率低下和无法实现直接用热的问题,提出一种风能浓缩与产热的机组及其运行方法。解决了现有的风能制热方法存在的工程应用效率低下以及无法直接实现产热的问题。     

电厂基建管理系统的分析与设计

本文描述了一个基于局域网的电厂基建管理系统的分析和设计过程,并给出了系统的部分数据流程图和主要的功能模块;然后讨论一些系统具体的实现细节;最后对系统的特点进行了小结.