基于离散Arnold映射的非对称IDMA交织器设计及分析

本文提出了一种非对称IDMA交织器设计方案, 并且给出了详细的设计算法. 仿真结果表明本文提出的交织器不但在通信性能上等同于伪随机交织器, 而且能提供保密通信的功能.     

基于LDPC编码的交织多址接入（IDMA）系统

交织多址接入（IDMA）技术是第四代移动通信的关键技术之一，为了使该系统更加接近多址接入的信道容量限，设计了一种基于LDPC码编码的交织多址接入（IDMA）系统，并将它与传统的基于卷积码编码的IDMA系统在高斯白噪声（AWGN）信道下进行了性能比较。仿真结果发现，随着信噪比的增加，该系统的多用户性能曲线会逐渐向单用户性能曲线靠近；16个用户时该系统在误比特率为10^-6情况下离多址接入的信道容量限大约是2．6dB，而相同条件下，基于卷积码编码的系统大约是6．0dB。清楚地表明：设计的系统更加接近多址接入的信道容量限，可以获得更多的编码增益。在实际应用中，非常适合于高速的数据传榆业务。     

基于LDPC编码的交织多址接入(IDMA)系统

交织多址接入（IDMA）技术是第四代移动通信的关键技术之一,为了使该系统更加接近多址接入的信道容量限,设计了一种基于LDPC码编码的交织多址接入（IDMA）系统,并将它与传统的基于卷积码编码的IDMA系统在高斯白噪声(AWGN)信道下进行了性能比较。仿真结果发现,随着信噪比的增加,该系统的多用户性能曲线会逐渐向单用户性能曲线靠近;16个用户时该系统在误比特率为10-6情况下离多址接入的信道容量限大约是2.6 dB,而相同条件下,基于卷积码编码的系统大约是6.0 dB。清楚地表明：设计的系统更加接近多址接入的信道容量限,可以获得更多的编码增益。在实际应用中,非常适合于高速的数据传输业务。     

交织分多址(IDMA)系统编码技术研究

交织分多址接入(IDMA)系统具有较强的抗多址干扰(MAI)的能力,且频谱利用率较高,该系统只有设计合理的多用户编码组合才能采用低复杂度的迭代检测算法.RA码是一种新型的纠错码,编译码简单,性能接近于香农限.结合适当的功率分配方案,将IDMA与重复累积RA编码技术相结合,仿真结果发现,该系统比目前已有的系统实现复杂度低...     

IDMA-OFDM系统的频谱效率

将交织多址(IDMA)应用于多载波系统,可实现系统高频谱效率。提出了一种适用于单天线系统的推广的最小化互熵(GMCE)迭代检测算法,通过提高各用户码率,在用户较少的情况下可使系统获得高频谱效率。在多天线系统中,GMCE算法复杂度太高,研究了在最大比合并接收算法下,交织多址正交频分复用(IDMA-OFDM)系统的频谱效率与天线数的关系。仿真结果表明,交织多址系统可以取得比直接序列扩频码分多址系统更高的频谱效率,单接收天线下频谱效率可以达到2.5b.s-1.Hz-1,当接收天线数增加时,IDMA系统的频谱效率随天线数呈线性增长。     

基于EXIT图的IDMA系统性能分析

交织分多址接入（IDMA）技术是第四代移动通信的关键技术之一 。IDMA系统采用一个简单的逐码片的迭代多用户检测接收结构,利用交织器来区分用户。用外信息传输（EXIT）图分析IDMA系统在不同的系统参数下的性能,如用户数、扩频长度、信道的信噪比。仿真结果证明,EXIT图技术能准确地分析IDMA系统的性能。     

多业务IDMA通信系统的连接接纳控制方法

作为第四代移动通信关键技术之一的交织多址接入（IDMA）技术受到了很大关注。连接接纳控制（CAC）技术是其无线资源管理中必不可少的组成部分,针对现有的CAC方法均是建立在TDMA和CDMA系统上,并且不适用于IDMA系统的研究现状。本文提出了一种基于SINR改进技术的接纳控制方法（SE-CAC）,该方法的关键就是将基于IDMA系统的逐码片（CBC）迭代多用户检测技术（MUD）的系统性能分析方法SINR Evolution技术应用到接纳判决的过程中,在精确预测MUD对系统性能影响的同时,简化了算法的复杂度。IDMA的研究动机正是其对抗小区内部多址干扰的高效率,因此, SE-CAC方法非常适合应用于IDMA系统。仿真结果表明,和传统的近似MUD效率为固定常数的CAC方法相比较,本文的SE-CAC方法保证了IDMA系统具有更高的吞吐量和功率利用率,并且在重负载情况下,IDMA性能优势更为明显,充分显示了IDMA-CBC MUD的高效率。。     

基于EXIT图的IDMA系统性能分析

交织分多址接入(IDMA)技术是第四代移动通信的关键技术之一。IDMA系统采用一个简单的逐码片的迭代多用户检测接收结构,利用交织器来区分用户。用外信息传输(EXIT)图分析IDMA系统在不同的系统参数下的性能,如用户数、扩频长度、信道的信噪比。仿真结果证明,EXIT图技术能准确地分析IDMA系统的性能。     

交织多址接入系统定点Logistic交织序列生成算法

交织多址接入(interleave division multiple access, IDMA)技术作为典型的非正交多址接入技术,受到学术界和产业界的广泛关注。为降低IDMA系统多用户检测过程存储空间和计算复杂度,采用双极性化的定点Logistic序列与待(解)交织序列对应相乘方式完成(解)交织;同时,为降低任意量化比特长度的定点Logistic序列生成过程时延,采用现场可编程逻辑门阵列进行生成。利用Logistic系统李雅普诺夫指数,确定处于混沌状态的定点Logistic序列量化比特长度;基于平衡度和互相关门限,确定定点Logistic序列开始位置和初值;采用查表法构建非对称基本乘法器,并采用移位相加法计算总乘法器。仿真结果表明,所提算法可以充分利用Logistic序列混沌、平衡度、相关等特性,具有较好的误码率性能。     

一种非对称IDMA交织器的设计及分析

交织分多址(IDMA)通信系统采用不同的交织器来区分不同的用户,各用户使用相同的扩频序列进行扩频,所以交织器在IDMA保密通信性能上有关键的作用.目前还没有关于具保密通信功能的IDMA交织器设计的研究.为此,文中提出了一种非对称IDMA交织器设计方案,该方案基于离散Arnold映射,通过类似非对称密钥加密的方法实现保密通信.仿真结果表明,文中提出的交织器不但在通信性能上等同于伪随机交织器,而且能提供保密通信的功能.     

基于VeriIog的单精度浮点数乘法器的设计与实现

文章详细介绍了浮点数和浮点数乘法的原理,采用Verilog语言设计32位单精度浮点数乘法器。用Modelsim6.5进行了浮点数和实数之间的转换,使用Altera QuartusⅡ7.2,采用器件EP2S15F484C3,对乘法器进行了全编译和波形矢量时序仿真。将仿真结果转换为实数,与期望(真值)相比计算出乘法器的计算误差率,从而验证该设计的正确性和可行性。     

基于Verilog HDL的DDS相位累加器的一种优化设计

通过对基于VerilogHDL的DDS相位累加器的传统设计方法的对比分析,提出了应用流水线技术加法器与寄存器结合在一起进行相位累加器设计的方案,该方案既具有提高速度又具有节约资源的优点,并且以一个八位相位累加器为例,给出了实验仿真结果。     

基于Verilog的数字图象锐化研究和实现

介绍了数字图像锐化的几种方法,提出了一种基于Verilog的数字图像锐化方案,并对实例图片进行了锐化实现和效果评估.     

基于Verilog HDL的简易数字频率计设计

利用“自顶向下”的设计方法,采用VerilogHDL硬件描述语言和原理图描述相结合的方式,设计了简易数字频率计系统,并在Quartus11软件环境下对设计项目进行了编译和时序仿真。仿真结果表明,该设计能根据输入信号频率进行量程自转换调整。给出了测量结果并在实验板上4位七段数码管上进行正确显示．     

基于Verilog的量程自转换数字频率计

本文运用Verilog语言,采用自顶向下的电子系统设计方法,在QuartusⅡ5.0软件环境下,将设计的数字频率计分为5个功能模块分别是分频模块、控制模块、计数模块、锁存模块和显示模块,然后将这五个模块一起生成最终的顶层文件,利用CPLD器件实现了量程自转换,测量精度较高,可以正确显示的数字频率计的设计。     

基于Verilog HDL语言的全自动洗衣机控制器的设计与仿真

介绍了基于Verilog HDL语言的全自动洗衣机控制系统的设计与仿真.分析洗衣机每个洗衣步骤,抽象出加水、洗涤、漂洗、甩干等状态,建立有限状态机,并确定状态机的状态转换条件和输入输出信号;利用Verilog HDL硬件描述语言进行模块代码开发设计;通过QuartersⅡ软件和Modelsim软件进行编译和仿真,产生相应的仿真波形,以直观的形式辅佐结论.利用现场可编程门阵列(Field Programmable Gate Array,FPGA)教学实验箱进行功能验证,结果证明所设计的洗衣机控制器能够实现洗衣过程的自动控制,具有很强的实用性.     

基于Verilog HDL的DDR2 SDRAM控制器设计

文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公司的DC进行综合,通过Altera公司的FPGA进行硬件验证,结果表明控制器能完全胜任对DDR2 SDRAM的控制。     

基于VerilogHDL的流水线的设计方法及应用

采用流水线式方法设计通讯系统，可提高系统的工作速度。通过实例给出了流水线式设计方法的应用方法，验证了该方法是可行的。