数字电子钟的设计

本文较系统地提出了用中小规模的７４ＬＳ系列（双列直插式）组件实现所选定的电路。进行了各单元设计，总体调试。     

基于EWB的数字电子钟设计

采用电子设计平台EWB512，设计了可实现24小时制具有调时、定闹钟功能的电子钟。综述了该电子钟的构成及功能，详细介绍了其各个构成模块的原理和具体电路的实现，提出了进一步改进和完善方案。     

PLC在数字显示电子钟中的应用

本文介绍了利用三菱FX2N系列PLC对数字显示电子钟的控制,阐述了控制方案,同时根据数字显示电子钟的控制要求和特点,确定PLC的输入输出分配,设计出梯形图并进行现场调试.     

基于Proteus的数字电子钟设计

该文介绍了一种基于Proteus的数字电子钟电路的设计过程,电路主要包括多谐振荡电路、计数电路、译码显示电路和校时电路几个部分,并利用Proteus软件对设计电路进行了仿真调试,仿真结果正确无误,实现了既定功能。     

基于CPLD/FPGA技术的数字系统设计研究

CPLD/FPGA是复杂的可编程逻辑器件,都是由PAL、GAL等器件发展而来.CPLD/FPGA技术的数字系统设计,主要包括设计面积和速度两个方面,该文主要通过资源共享设计和流水线设计等来研究CPLD/FPGA技术的数字系统设计,希望在应用中有一定的借鉴作用.     

基于FPGA/CPLD的数字系统设计优化

讨论了基于FPGA/CPLD的数字系统设计的优化问题,包括面积优化、速度优化和它们之间的相互关系.通过实例给出了面积优化的两种方法:电路结构上的资源共享法和串行化方法.提出了速度优化的3种设计原理:流水线设计法、寄存器配平法和关键路径法.     

基于CPLD的数字存储示波器的设计

本文主要介绍一种以可编程逻辑器件为主要控制核心,利用单片机实现控制显示和输入的数字存储示波器。系统中,根据模数转换器特征在CPLD内设计了高速信号采集模块和数据缓存功能的接口单元。利用单片机简单易行的处理能力实现了液晶显示屏(LCD)显示控制和键盘的输入控制。CPLD和单片机的结合,使得该系统利用CPLD快速采集输入信号并利用单片机控制慢速的LCD显示。     

基于CPLD的基带成形数字滤波器的多相结构设计

介绍了一种用数字信号处理的方法来实现基带成形数字滤波器,这种方法充分利用了CPLD的结构特点,可以大大提高数字信号传输速率,详细介绍了设计原理和实现框图.     

CPLD在数字电压表设计中的应用

本文介绍了数字电压表的一般设计原理。并结合新型的可编程逻辑器件设计了一种方便、实用的数字电压表。     

基于CPLD的数字系统设计

以数字钟的设计过程为例，介绍复杂可编程逻辑器件(CPLD)在数字系统设计中的应用，说明了CPLD、硬件描述语言和EDA开发软件的重要作用，给出了主要电路模块的VHDL设计和操作方法。     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

基于DDS技术的数字移相正弦信号发生器的CPLD设计与仿真

随着现代电子测量技术的发展,能够产生各种波形信号的数字式信号发生器的应用越来越广泛.介绍了一种基于DDS技术的双通道数字式移相信号发生器的设计方法,该信号发生器以CPLD为核心,以VHDL为描述语言,并通过QuartusⅡ软件对设计进行了仿真,验证了设计的正确性.模块中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

基于FPGA芯片设计多功能数字钟的研究

介绍了应用FPGA芯片设计多功能数字钟的一种方案，并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。     

基于CPLD的集成数字器件通用代换技术研究

为了降低装备维修器材的筹措难度,提高应急条件下维修保障的实时性、快速性,研究适合在部队维修分队推广使用的集成数字器件通用代换技术。采用超小型或小型封装的可编程器件CPLD,焊接到特制的DIP封装的托座上,形成待编程的集成电路。在ISP Lever开发环境下结合原理图和硬件描述语言设计各种常用数字集成电路,完成数据库的开发。这样便可以在应急条件下根据现场需要调用数据库中目标文件,将其下载到可编程芯片中,使之替换损坏的原集成数字器件。     

基于CPLD芯片控制的日历时钟显示系统

用一片CPLD(EPM7128SLC84—15)为控制芯片,采用VHDL编程,实现了对日历时钟芯片DS12887的控制及LED数码管显示,并通过键盘可以对时间进行校对．该系统充分利用了CPLD的资源,体积小,稳定性好。     

基于CPLD的QDPSK数字调制码变换器的设计

在数字调制方式中,QDPSK有着重要的应用,是第三代移动通信系统中的W-CDMA所采用的调制方式.利用CPLD可编程芯片对QDPSK数字调制系统的码变换器进行了设计,用VHDL语言编程实现了串/并转换模块、绝对/相对码变换模块等功能.进行了软件仿真和硬件调试,得到了预期的结果.     

基于VHDL与CPLD器件的FIR数字滤波器的设计

数字滤波器是数字系统常用的组件，利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计，是目前数字滤波器实现的最好的方法之一。