金属／非晶硅势垒低频电容中等价的隙态密度分布

本文证明:在一定条件下,描述非晶硅隙态密度分布的三种基本函数,即均匀分布、指数分布和双曲分布,在计算金属/非晶硅势垒低频电容时也是等价的.并通过测量室温时低频势垒电容,得到了隙态密度分布函数模型等价的标准.     

解M/a-Si势垒区泊松方程

本文证明:(1)对任何形式的、连续的、a-Si隙态密度分布函数,只要我们利用Riemann-Stieltjes积分中值定理,势垒区的泊松方程都可以解析求解.(2)M/a-Si势垒区泊松方程的抛物函数解,是由假定空间电荷区自由载流子耗尽带来的.     

一种新型的a-Si:H静电感应晶体管

我们提出一种新型的表面肖特基栅的a-Si∶H静电感应晶体管.这种管子制备工艺简单,界面特性良好.计算机模拟结果表明,隙态密度和沟道宽度是影响管子性能的主要参量,当隙态密度为10~(16)cm~(-3)ev~(-1)时,电流开关效应达10~8,工作频率为几兆周.     

等价的非晶硅隙态密度分布

本文证明:在某些条件下,描述非晶硅隙态密度的三种基本分布模型,即均匀分布、指数分布和双曲分布,在计算非晶硅隙态过剩电子密度、解金属/非晶硅势垒区泊松方程和计算势垒区静态电容时是等价的。这就暗示不能从上述分析确定唯一的非晶硅隙态密度分布形式。     

非晶硅/晶体硅(a-Si/c-Si)异质结

通过对非晶硅/晶体硅(a-Si/c-Si)异质结能带不连续、发射结掺杂以及界面态密度进行分析,研究它们对a-Si/c-Si异质结的界面特性,以及a-Si(N+)/c-Si(P)结构电池性能的影响.研究发现,能带不连续以及a-Si发射结高掺杂有利于实现界面复合机制由以悬挂键复合主导的复合机制向由少数载流子复合占主导的SRH(Shockly Read-Hall)复合机制转变,有效降低界面复合速率.AFORS-HET软件模拟显示：在c-Si(P)衬底掺杂浓度为1.6×1016 cm-3时,a-Si(N+)发射结掺杂浓度大于1.5×1020 cm-3是获得高电池效率的必要条件;与短路电流密度相比,开路电压受a-Si/c-Si界面态密度影响更明显.     

金属／n型半导体（Au／n—GaN）肖特基势垒的研究

材料Au/nGaN在600度温度淬火后，利用电流－电压测量，XPS谱研究金Au和n型GaN半导体形成的接触势垒，电流－电压测量得到肖特基势垒平均高度和理想因子分别为1．24eV,1.03，理想因子为1．12的势垒最大高度为1．35eV，XPS数据表明：600度温度的淬火导致能带向上弯曲0．35eV，随着金的沉积在同一方向产生进一步的能带弯曲0．25eV，我们的结论可以用Cowley-Sze模型来解释，结合表明，在GaN表面有受主态密度。     

ZC36微电流测试仪测量非晶硅有效隙态密度

首次报告了用国产的廉价的ＺＣ３６型微电流测试仪测量非晶硅有效隙密度的原理和结果，其结果与美国生产的昂贵的４０６１Ａ型半导综合测试仪测量结果相一致。     

Pb／PbSe Schottky势垒结研究

本文对形成Ⅳ-Ⅵ族PbSe 金属-半导体肖特基势垒结之工艺和为了提高该器件的R_0A 值,将氯化物作为Pb/PbSe 界面的机理作了研究.本文还研究了具有PbCl_x 界面的PbSe 肖特基势垒结的特性模型化,同时给出了R_0,n,R_(SH),和Φ_B 等模型参数的提取方法.测量表明具有界面层的Pb/PbSe势垒结显示了良好的电学性能.     

氧对a—Si：H的性质的影响

使用N_2O作为掺杂剂将氧掺入GD a——Si∶H中,研究了氧对a—Si∶H的电学和光学性质的影响。结果表明,氧的加入使电导率降低,电导激活能和光学带隙增大,电子迁移率下降,隙态密度增大。     

硅半导体放电加工中的肖特基势垒特性研究

金属夹具与半导体接触会形成肖特基势垒,为了研究该势垒对半导体放电加工的影响,利用二极管和电阻模型建立了等效电路.固定端和放电端形成的肖特基势垒,都可等效成二极管,在放电回路中一个处于正向偏置,另一个处于反向偏置.本文通过两端金属进电的方法,研究了肖特基势垒对放电电流的影响,理论研究发现了半导体放电伏安曲线的3个特征量:导通角、击穿点和击穿角,并通过实验方法测量伏安曲线,找到了这3个特征量的关系.击穿角由电路中的电阻决定,与肖特基势垒无关,而导通角和击穿点由肖特基势垒决定,与电阻无关.     

用温度调制空间电荷限制电流法研究GD-a-Sic∶H膜的隙态密度

本文用温度调制空间电荷限制电流法测得了 GD-a-Si_(1-x)C_x∶H 膜不同碳含量 x 时的隙态密度,得到了光处理前后隙态密度的变化情况,发现强光照后存在有光诱导缺陷态效应,文中还就该方法本身的优越性进行了讨论.