首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 31 毫秒
1.
刘文英  刘艳彬 《科技信息》2011,(23):I0041-I0042
本设计基于Xilinx公司的Virtex-Ⅱ Pro30 FPGA开发板,并在ISE9.1中进行逻辑电路设计,并在ModelSim中进行仿真。本设计充分利用了FPGA内部的硬件资源,实现了视频图像处理算法的硬件架构。通过调试和验证,本文设计的图像处理系统能够很好的完成视频图像的处理。  相似文献   

2.
李同宇  任文平  贾赞 《科技信息》2009,(31):J0010-J0011
本文实现了基于FPGA的SOBEL算子图像边缘检测电路的设计。利用FPGA的流水线结构和并行阵列结构,由时序电路流水线读取数据,利用单行缓存并行输出产生SOBEL算子所需的3×3窗口数据,用加法运算替代乘法运算,实现SOBEL算子图像边缘检测系统的FPGA硬件电路构建。  相似文献   

3.
设计了一个基于单色COMS图像传感器的图像采集系统,对其硬件系统进行了详细分解,主要针对COMS传感器的驱动及USB接口传输控制电路进行了描述,核心控制芯片为FPGA,最后给出了软件部分的设计。  相似文献   

4.
介绍了上海大学通信与信息工程学院专业实验中心设计制作的SOPC嵌入式开发平台及其配套Cyclone FPGA选件的硬件电路设计与图像空间变换实验设计。该SOPC平台基于可编程片上系统技术完成视频信号采集与输出显示,而与之配套的Cyclone FPGA选件电路完成嵌入式图像空间变换处理。实验设计利用Verilog硬件描述语言在QuartusⅡ开发环境中进行编程调试,最终给出并分析了图像变换实验结果。该系列实验验证了基于FPGA的嵌入式数字图像处理可行性,是相关课程的辅助实验。  相似文献   

5.
基于FPGA的VGA图像控制器的设计与实现   总被引:3,自引:0,他引:3  
依据VGA显示原理,利用VHDL作为设计语言,设计了一种基于现场可编程器件FPGA的VGA多图像控制器,并在硬件平台上实现设计目标。与传统的设计相比,增加了图像模式的选择,便于嵌入式系统应用扩展。使用FPGA代替VGA的专用显示芯片,可以提高数据处理速度,节约硬件成本。  相似文献   

6.
全景图像柱面展开理论算法占用系统资源较大,不适合在资源有限的嵌入式系统上实现,所以改善算法,设计一种基于嵌入式系统的算法有一定的现实意义,文中以柱面展开算法为理论依据,设计一种能在FPGA上实现的快速柱面展开算法.采用Matlab验证算法的可行性,然后采用硬件描述语言编写硬件模块,模块通过ModelSim仿真后,最终在硬件平台上实现FPGA对全景图像的快速柱面展开算法.  相似文献   

7.
在阐述坐标逻辑运算的基础上,论述了基于坐标逻辑形态学硬件实现的图像处理系统,该系统采用DSP FPGA的框架结构,利用FPGA的可重构特性将其中一片FPGA作为协处理器可以实现不同的图像处理功能,将坐标逻辑和传统形态学硬件实现的形态图像处理器在处理效果和速度两个方面作了比较,算法在FPGA芯片上的高速实现特征使数学形态学在图像实时处理领域的应用成为可能。  相似文献   

8.
基于FPGA的高速图像采集系统   总被引:1,自引:0,他引:1  
提出了一种基于FPGA的高速图像采集系统硬件方案.论述了高速、高分辨率图像采集系统的工作原理,从迸发数据暂存、大容量数据转存、高解析度、高帧频图像的实时传输及大容量数据终端传输等内容的研究完成了系统设计.对硬件电路的测试结果表明,该系统能够对图像传感器产生的高速大容量数据流进行采集存储,以FP-GA为核心处理器设计的高速图像采集系统大大简化了系统硬件结构,提高了系统可靠性.  相似文献   

9.
以基于FPGA的雷达卡为研究对象,介绍了雷达卡图像采集技术及其整体设计.完成了图像采集卡的硬件结构设计;介绍了WinDosw的基本原理,并完成Windosw下PCI驱动程序的设计.该技术成功应用在航行数据记录仪(VDR)中,增强了VDR开发中的自主知识产权.  相似文献   

10.
文章介绍了一种基于FPGA和CIS传感器的纸币图像采集系统及其对应的提升小波处理方法.系统利用FPGA实现CIS图像传感器和高速A/D转换器所需的各种驱动信号,完成实时图像采集;同时以FP-GA为核心,在硬件平台上实现5/3提升小波算法,并在Xilinx开发软件环境下进行仿真.实验结果表明通过合理有效的硬件设计和Ver...  相似文献   

11.
基于硬件描述语言(HDL)或者逻辑图的设计方法难度较大,周期较长,利用Xilinx的高层次AccelDSP设计工具,按照约定的编程规则,可以将MATLABM语言编写的算法快速转变为FPGA实现.简要回顾了图像边缘检测的基本原理,给出了Sobel算子边缘检测算法的实现流程,核心代码和硬件时序仿真的结果.设计过程表明,基于AccelDSP工具的设计方法较好地降低了设计难度,提高了效率.  相似文献   

12.
针对动态直方图均衡(dynamic histogram equalization,DHE)算法处理效果不理想和算法应用不灵活的问题,提出了一种基于改进型自适应直方图均衡化算法的现场可编程逻辑门阵列(field programmable gate array,FPGA)硬件加速器的设计方法.该硬件加速器对直方图均衡化算法做了改进,实现了自适应地限制对比度拉伸;并且充分利用FPGA的并行体系架构和丰富的块存储资源的优点,采用规则的模块化的设计方法完成了设计.实验结果表明:改进的算法不会产生过度增强、放大噪声、丢失图像细节的现象;设计的硬件加速器在充分节约硬件资源的前提下能较好地满足实际应用的需求;在实时图像处理中一帧图像的处理时间约为0.1 ms,使图像增强算法在图像实时处理中的应用更加灵活方便.  相似文献   

13.
提出了一种数字化远程图像监控系统方案,并使用ARM处理器和FPGA技术给出了硬件的参考设计,在设计的基础上可以开发出可实际应用的基于公共电话网的窄带系统的低成本高质量远程图像监控系统,特别适用于低分辨率、低成本、长距离的监控应用。  相似文献   

14.
为满足高速全景图像的实时无损存储的需求,设计了基于现场可编程门阵列(field-programmable gate array,FPGA)的SATA阵列和TF卡阵列嵌入式存储系统。用2片FPGA作为控制器,分别负责全景图像的采集处理任务与存储传输任务,设计了8层PCB板级硬件系统并对高速数字信号线进行了细致的阻抗匹配,并设计了支持SD3.0协议的RTL级控制器。实际测试TF卡阵列存储平均速度为227.36 MB/s,峰值速度达293 MB/s,实现了数据的高速存储功能。  相似文献   

15.
提出了一种基于图像半脆弱水印的数字认证相机模型,并在FPGA平台上予以实现。水印算法根据图像DCT系数在JPEG压缩过程中的两个不变特性进行设计,可以抵抗一定程度的JPEG压缩,同时检测恶意篡改并定位。模型的硬件结构在DE2-70+TRDB-D5M+LTM的FPGA多媒体开发平台上进行了设计实现,水印信息可伴随图像的采集过程实时生成和嵌入,从而在图像获取的源头保证了其可认证性。  相似文献   

16.
在卫星观测系统中,CCD相机对高精度图像实时跟踪时,为得到高信噪比高分辨率的图像,必须对图像进行实时相关处理.而现有软件实现速度不高,不能实现其实时性.本文在分析图像相关处理快速算法的基础上,使用Altera的Quartus Ⅱ软件,完成了其中的核心模块--FFT算法的硬件实现,提高了处理速度;并运用DSP处理器,设计了一个基于FPGA的实时数字图像处理系统.文中给出了系统的硬件电路和软件算法模块.仿真和调试结果表明:用FPGA与高速数字信号处理算法的结合,可以满足系统对图像进行实时处理的要求.  相似文献   

17.
高分辨率图像采集与压缩系统的设计实现   总被引:1,自引:0,他引:1  
介绍了一种高分辨率航空数码相机中的图像采集与压缩系统,重点描述了基于TI的TMS320C6205DSP的图像压缩系统的软、硬件设计,以及结合FPGA器件,进行数据采集的原理和特点。  相似文献   

18.
蔡志健  丁爱萍 《江西科学》2005,23(6):784-787
硬件描述语言在深亚微米复杂数字系统的设计中具有独特的作用。利用硬件描述语言中的工业标准语言VHDL。设计了高速图像采集系统的硬件结构及工作原理,讲述FPGA在图像采集与数据存储部分的VHDL模块设计,给出采集同步模块的VHDL源程序。结果表明,VHDL在硬件设计上是非常有效的,在数字电子电路的设计中具有硬件描述能力强、设计方法灵活等优点。  相似文献   

19.
本文介绍了基于FPGA的直流伺服系统的设计。主要包括硬件电路组成、软件流程。FPGA的高速性与硬件支持是理想的设计数字伺服系统器件。利用Altera公司的DSP Builder可以方便快捷的在MATLAB中对部分功能进行仿真,测试其可行性,再生成FPGA的硬件描述语言,大大简化了设计流程与难度。  相似文献   

20.
基于FPGA的D1到XGA图像放大引擎   总被引:1,自引:0,他引:1  
实现了基于FPGA的D1格式信号放大至XGA格式的图像放大引擎,介绍了算法原理和硬件系统结构。利用查表代替乘法运算,简化了硬件结构,提高了处理速度;无论在水平方向还是垂直方向上,算法始终是对一维的数据进行操作,有效地降低了复杂性;系统输入数据同时进行按行插值,显示图像的同时实现按列插值,充分利用了处理空隙,保证了系统的实时性。最后FPGA验证表明本文设计的图像放大系统可以在每秒60帧的速率下高质量地实现D1到XGA格式转换,同时很好地保留图像的边缘信息。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号