基于FPGA实现的步进电机细分控制信号发生器的设计

提出一种采用FPGA可编程芯片实现的步进电机转角的任意细分控制方法.介绍了在一片EPF 10K 10LC 84-4芯片内用VHDL语言编程实现了步进电机十六细分控制器的PWM模块、速度控制模块、数字比较模块等功能,该系统无需外接D/A转换器,结构简单,控制精度高,具有广泛的应用前景.     

基于FPGA的步进电机驱动系统设计

本文基于步进电机驱动原理,通过对转向控制模块的分析,采用FPGA流水线设计理念,以VHDL为硬件描述语言,利用Quartus II软件,实现步进电机驱动的设计。经实验验证,系统性能稳定、实现速度快、能有效节约硬件资源、安全性较好。     

基于FPGA自平衡控制器的设计

针对旋转编码器角度测量与步进电机控制的特点,介绍了一种基于FPGA为核心器件,运用VHDL硬件描述语言在FPGA中实现旋转编码器倍频、辨向、计数的功能,旋转编码器为角度传感器以及步进电机为驱动的自平衡控制器设计的方法。整个系统利用Quartus编程软件仿真分析正确,硬件实验平台验证该系统运行稳定、测量准确。     

单片机外围接口电路的FPGA实现

本文介绍了通过VHDL硬件描述语言对FPGA器件进行编程，实现单片机的打印机、键盘、显示器等I／O接口和随机存储器RAM的扩展，把复杂的接口辽辑封装在一块FPGA上。     

基于FPGA的CCD驱动电路的设计

CCD驱动电路的设计是CCD器件应用的一个重点。Ahem公司的MAX＋PlusⅡ软件开发系统功能强大，使用VHDL设计的基于FleA的CCD驱动电路结构简单，设计灵活，便于修改和调试，性能稳定。     

基于FPGA的直接数字频率合成器的设计

基于FPGA器件EP1K30QC208芯片,采用VHDL设计实现了一个相位、频率均可控制的数字频率合成器,并在ZY11EDA13BE试验系统中完成硬件测试。经实验验证,输出波形达到了技术要求,性能良好,控制方便,证明了基于FPGA的DDS设计的可靠性和可行性。     

基于FPGA直接数字频率合成技术的研究

阐述了直接数字频率合成技术(DDS)的工作原理、组成结构及应用现状,基于FPGA实现直接频率合成技术的现实意义进行了全面的分析,同时对其硬件电路设计、优化方法进行了阐述。系统采用Verilog HDL语言进行DDS系统建模,并在EDA软件平台上进行系统仿真、综合,最后完成在线逻辑调试与数据仿真分析等工作,仿真结果验证了系统的可行性。     

基于FPGA的振幅键控调制解调电路的设计与实现

文章介绍了在ALTERA公司EDA软件MAX plusII平台下,运用VHDL语言进行基于FPGA的振幅键控调制电路和解调电路设计的实现方案,给出了部分程序设计和仿真结果,实验完成了二进制基带数字信号的调制和解调,得到了相应的调制信号和解调信号。     

基于FPGA的IEEE1588频率合成模块的优化设计

本文介绍了基于FPGA的IEEE1588频率合成模块的优化过程,通过重新构造关键路径的逻辑结构处理流程,将核心工作时钟频率从200Mhz提升到400Mhz使得输出10Mhz的精度从5ns提升到了2.5ns,基本满足高精度需求的使用场景。     

基于FPGA自适应字库编码的研究与实现

针对LCD中汉字字库可配置性比较差,对中文的支持性不统一的问题,本文提出了基于FPGA的一种可配置汉字字库的实现算法。该算法设计了一种点阵字库的公式,该公式能够通过自己的编码来重新组合任意自己需要的字库。并且在FPGA开发平台采用VHDL语言设计了实现了IP核。经实验表明该算法实现的汉字字库可配置性强,降低了LCD的成本价格,由于采用了VHDL实现,提高了并行计算的能力,因此降低了时间复杂性。     

基于FPGA的脉冲均分插补器的设计与实现

设计了一种硬件插补器的结构,基于FPGA技术,运用硬件描述语言VerilogHDL语言,实现了硬件插补功能。结合均分插补算法,得到了均匀的输出脉冲,解决了插补脉冲不均匀的现象。选用Altera公司的cycloneII系统的器件进行了下载,硬件实现了均分的DDA插补器。并且各轴的精插补模块之间完全独立,容易在多轴联动的数控系统中实现。     

一种基于FPGA的曼彻斯特编译码电路设计

运用VHDL硬件描述语言以及Max-plus软件平台,采用超前滞后型全数字锁相环提取位同步时钟的方法,设计了一种基于全数字锁相环的曼彻斯特编译码电路,给出了详细的设计过程和波形仿真,并在GW48-CK实验平台上进行了下载验证.     

基于FPGA的CMOS图像敏感器驱动电路设计

介绍了一种用于卫星姿态测量的CMOS图像敏感器——STAR250,分析了其驱动时序信号,选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,经布线、仿真、测试后验证了驱动信号的正确性。     

基于FPGA的硬盘数据恢复仪的实现

本文针对硬盘发生故障导致数据丢失的情况,采用FPGA设计了硬盘数据恢复仪,它能够根据用户输入的文件名自动查找到该文件,并且通过异步FIFO和DMA传输到备份硬盘上,实现故障硬盘的数据快速恢复。     

基于FPGA数字系统设计的面积优化方法研究

讨论了基于FPGA进行数字系统设计过程中的面积优化方法.运用改进算法、优化VHDL语言编码、使用宏模块3种方法进行了面积优化,通过VHDL编程实例比较了优化前后的面积改善情况,并给出了相应的综合结果.结果表明,上述方法均可以有效减小数字系统的面积.     

基于FPGA的同步动态随机存储器测试仪的实现

针对动态同步存储器在高速运行时出现的读写错误,设计了一种自动测试仪,允许自动改变电压,自动调整同步内存的参数,通过大量数据读写内存来确定故障芯片对哪种参数比较敏感,从而确定测试方案。     

基于FPGA的高速A/D转换控制模块的设计

采用FPGA器件EPF 10K 10LC 84-4实现了对高速A/D转换芯片TLC 5540的实时采样控制,并利用片内嵌入式阵列块-EAB作为F IFO缓冲器进行高速采样数据存储,完成数据的缓冲、处理、传输等功能.该模块可广泛应用于通信、打印机、数字电视等设备中.