特征值与特征向量同步求解

通过对矩阵作适当的初等列变换,给出同步求出n阶矩阵特征值与特征向量的方法.     

幂法求特征值的若干问题

特征向量的结构对幂法求特征值影响甚大,注意到这一问题,在通常的幂法失败时。常可由本文的方法获得按模最大的特征值及另一些特征值。     

求解对称矩阵最大特征值的Barzilai-Borwein法

高维对称矩阵最大特征问题的求解是数学界中比较关注的问题之一。文章采用无约束优化方法进行求解,设计了非单调搜索的Barzilai-Borwein（BB）算法,数值算例显示该算法比单调线搜索最速下降法迭代次数更少,收敛速度快且相对误差小的良好计算性能。     

求不可约非负矩阵最大特征值及最大特征向量的一种数值方法

本文给出求任意不可约非负矩阵最大特征值及对应的特征向量的一种数值方法。我们证明了该算法的收敛定理并把它与幂方法作了比较。     

求非负矩阵最大特征值与特征向量的C-W方法

幂法是求矩阵最大特征值及最大特征向量的经典方法.依据C-W函数及其理论,文章给出了求非负矩阵最大特征值及最大特征向量的有效迭代方法--C-W方法.论证了其收敛性,给出了其误差估计,并与幂法进行了比较. C-W方法算法简单,不必附加任何收敛条件.计算结果表明,C-W法的收敛速度比幂法快.     

求解矩阵特征值的GPU实现

提出了求解矩阵特征值的GPU(图形处理器)实现方法,分别用基于GPU的幂法和QR法求解矩阵的最大特征值和所有特征值。基于GPU的计算与基于CPU的计算相比较,证实其计算精度较好,运算时间比基于CPU的运算时间快2.7~7.6倍。     

矩阵特征值与特征向量的同步求解法

利用矩阵的初等变换给出了求齐次线性方程组Ax=0基础解系的一种新方法,同时导出了n阶矩阵A的特征值与特征向量的同步求解法.     

树的最大特征值

利用边的移接变换得到了顶点数为m且边独立数为n(n≥2n 1,n≥4）的树的最大特征值的第二大值和第三大值，并且给出了达到上界的所有极树。这对进一步研究树的其他特征值有重要作用。     

实对称矩阵特征值分解高速并行算法的FPGA实现

针对MUSIC(Multiple Signal Classification,多重信号分类)算法中的信号子空间和噪声子空间分离的硬件实现实时性需要,对矩阵特征值分解的Jacobi算法进行了并行改进,采用脉动阵列结构在FPGA(Field Programmable Gate Array)上高速并行实现了对数据协方差矩阵的特征值分解。采用矢量模式CORDIC算法和旋转模式CORDIC算法实现脉动阵列结构的细胞单元。系统字长选用16 bit定点数,采用硬件描述语言VHDL进行描述,在Altera公司的EP2S60中实现。整个特征值分解模块消耗24 372个FPGA中基本逻辑单元(LE),系统最高工作频率145 MHz,完成一次特征值分解的最低耗时为14.82μs。通过理论分析和实验验证,该实现方法精度高、速度快,大大提高了MUSIC算法的实时性,扩大了MUSIC算法的应用范围。     

一种基于最大最小特征值的协同频谱检测算法

在单节点最大最小特征值检测方法的基础上,提出了一种协同频谱检测算法来提高检测概率。仿真结果证明了检测性能的提高。     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.     

基于FPGA的SLC-LSCMA算法的波束形成器的设计与实现

 以SLC-LSCMA算法为基础,利用该算法的高稳定性和快速收敛的特性,设计实现了一个16元均匀圆阵的波束形成器;该波束形成器利用复数乘法器和累加器实现复输入信号和复加权因子的相乘和累加,与传统算法准则设计的波束形成器相比具有消耗硬件资源少、运算速度快等特点.该波束形成器采用硬件描述语言Verilog HDL设计,利用Quartus Ⅱ 8.0进行了综合和布线,最终以Altera公司的EP2C35F672C6芯片为下载目标,其时序仿真可稳定工作在50MHz的时钟频率下.本设计可广泛应用于移动通信和卫星通信领域.     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

近似非精确加速迫近梯度方法求解一类最大特征值函数极小化问题

非精确加速迫近梯度(IAPG)算法,用于解决问题min{F(X)=f(X)+g(X):X∈Sn},其中函数f:Sn→R是连续可微的,且▽f是Lipschitz连续的,函数f,g均是正常的,下半连续凸函数(可能非光滑).利用近似IAPG算法借助于非光滑函数的光滑近似,解决非光滑函数中最大特征值函数与一般非光滑函数g(x)的和的极小化问题,得出近似IAPG算法,并给出了收敛性分析.将近似IAPG算法用于求解带有线性约束的最大特征值函数的优化问题.     

基于FPGA的多接口路由系统设计与实现

在异构设备采集数据的过程中,为解决多种接口之间数据传输与交互的问题,设计了一种基于FPGA的多接口路由系统。给出了该系统的总体设计方案,针对不同端口间地址不匹配的问题,提出了一种基于虚拟IP地址分配方法的路由算法,并对其进行了仿真,最后在FPGA上实现了该算法。实验结果表明该系统具有不同接口之间数据路由寻址功能,能够满足不同应用场景、带有多种接口设备数据采集与传输的功能需求。     

基于FPGA的神经网络硬件实现方法

提出了一种可以灵活适应不同的工程应用中神经网络在规模、拓扑结构、传递函数和学习算法上的变化,并能及时根据市场需求快速建立原型的神经网络硬件可重构实现方法.对神经网络的可重构特征进行了分析,提出了三种主要的可重构单元;研究了可重构的脉动体系结构及BP网络到该结构映射算法;探讨了具体实现的相关问题.结果表明,这种方法不仅灵活性强,其实现的硬件也有较高的性价比,使用一片FPGA中的22个乘法器工作于100 MHz时,学习速度可达432 MCUPS.     

基于FPGA的SDI接口的设计与实现

串行数字接口(Serial digital interface,SDI)是目前应用最广泛的视频接口,使用单根同轴电缆串行传输未经压缩的数字视音频信号.鉴于以往的SDI接口实现方法有成本高、灵活性低这些缺点,本文采用了一种基于FPGA的SDI接口设计与实现方法.主要阐述了SD SDI接口的设计思想,分析了接口的总体结构,并具体介绍了各个模块的功能.完成了部分主要功能模块的程序设计,并针对一种特殊数据输入情况,对编码解码模块建立仿真模型.仿真结果验证了特殊情况下数据恢复的正确性,进一步表明了一般数据输入时整体设计方案的正确性和可行性.     

RED算法的分析及其在FPGA中的实现

拥塞检测与拥塞避免算法是实现IP网络QoS的重要措施之一.随机早检测算法通过计算TCP流的平均队列长度,进行适当的概率丢弃分组,从而有效地避免了由TCP流导致的网络拥塞.该算法因其具有较低的时延、较高的吞吐量和较好的公平性而被广泛采用.首先详细阐述了RED算法的基本原理,通过对算法的理解和分析,提出了一种有效的和可行的FPGA实现方案,该方案在遵循算法原理本身的同时,以相对较少的硬件资源和快速性实现了RED算法.