基于和图分解的三值电流型CMOS电路设计及算法研究

本文在分析了电流型CMOS电路的物理结构特点后,定义了适用于电流型CMOS电路设计的运算及电路结构.针对二变量三值电流型CMOS电路,引入了函数基本项及其和图.然后通过和图分解,将多值逻辑函数分解为适合电流型CMOS电路实现的子函数,从而得到对应电路.举例说明了分解过程和具体二变量三值电流型CMOS电路的设计过程.设计结果表明了该算法的有效性和可操作性.     

基于嵌入式系统的低能耗CMOS电路

为了提高CMOS电路的能耗转化效率,设计了基于嵌入式系统的低能耗CMOS电路.根据CMOS电路中硬件电路的动态能耗和静态能耗产生的条件,嵌入式系统分别采用点对点休眠和硬件层参数管理的方式进行控制,大幅度降低了CMOS电路的平均能耗.仿真实验结果表明,该电路可以提高静态能耗的转化效率,在动态能耗的处理中具有良好的动态收敛性.     

CMOS集成电路闩锁效应的形成机理和对抗措施研究

以反相器电路为例。介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成。这是CMOS集成电路得到广泛应用的根本保障。     

电路设计中实现低功耗途径的探讨

CMOS电路功耗主要由动态功耗决定的，文章分析了影响CMOS电路功耗的主要因素，同时指出了降低CMOS电路功耗的主要途径，并介绍了一些低功耗器件的设计方法和低功耗的设计技巧．     

能量回收的数据通道设计

基于绝热计算原理的能量回收电路是克服数字电路功耗CV2壁垒的有效途径,非绝热损失是能量回收电路的主要功耗来源,该文提出的IERL(ImprovedEnergyRecoveryLogic)电路以小电容节点的非绝热操作使大电容输出节点通过CMOS支路进行充电和回收,减少了输出节点的非绝热损失。采用IERL结构设计的反相器链和全加器电路经过了HSPICE验证,说明IERL电路能够实现复杂的逻辑运算和多级流水线操作,同时将电路的功耗与CMOS电路、PAL电路进行了比较,在10MHz和100MHz频率下,其功耗损失仅为CMOS电路和PAL电路功耗的35%和45%。     

采用自举技术的不完全绝热电路

为了大规模集成电路的低能耗应用,提出了一种不完全绝热电路——自举能量回收逻辑电路(bootstrapenergyrecoverylogic,BERL)。该电路采用二相无交叠功率时钟。由于采用自举技术,使负载的冲放电过程不会产生非绝热损失,并且输出开关的导通电阻变小,使绝热损失降低。为了比较BERL电路与静态CMOS电路及PAL-2n绝热电路的能耗,设计了反相器链电路。Hspice软件仿真结果表明,BERL电路的工作频率可以超过400MHz。在10～100MHz下,BERL能耗只有静态CMOS电路的25%～33%。相对于PAL-2n电路,BERL也有较低的能耗。在200MHz下,BERL能耗只有PAL-2n的50%。负载越重,BERL电路的低能耗优势越明显。     

采用电容耦合的能量回收电路

为了提高能量回收电路的效率,提出了能量回收电容耦合逻辑电路。该电路的非绝热损失与门的复杂度和负载均无关,其大小只决定于电路中逻辑门的数目。利用电容耦合,而不是开关逻辑网络进行逻辑求值,相对减小了导通电阻和绝热损失。该电路在电路形式上降低了功耗,在结构设计中,采取阈值逻辑结构,使功耗和性能优化。基于TSMC0.35μm工艺,设计了4位加法器,并和4位的2N-2N2P加法器、静态CMOS加法器进行比较。Hspice仿真表明:该电路电路功耗只有2N-2N2P的46%,静态CMOS的20%~31%。该电路与传统的CMOS电路比较,能耗大大降低。     

CMOS电路的合理使用

本文论述了CMOS电路的合理使用问题及CMOS电路与其它不同器件相互兼容连接的问题.     

外层型人工视网膜中CMOS感应无线电能接收电路

针对外层型人工视网膜电路对感应无线电能的需求特性,提出了一种适用于外层型人工视网膜的CMOS感应无线电能接收电路。主要实现方法是用CMOS整流器输出作为稳压电路和自偏置电路的电源,而自偏置电路为输出稳压电路提供与电源无关的偏置。采用Cadence 工具和Chartered 0.35 μm CMOS工艺器件模型进行设计,用外层型人工视网膜中的振荡电路阵列作负载,仿真结果表明该外层型人工视网膜中的CMOS感应无线电能接收电路能提供稳定的3.3 V电压输出和大于1 mA的电流负载能力,其版图面积为62 μm×195 μm。     

0.6μm CMOS工艺串行接口电路设计

采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降低了研究成本。     

嵌入式系统CMOS电路节能设计

利用蒙特卡洛理论分析CMOS电路无时延和有时延电路平均功耗间的关系,估计时延功耗平均值,然后将电源电压转换时间设置为给定的常数,电源单体任务调度依据电压下降的顺序进行调整,减少了电源电压转换次数,从而降低动态能耗和电压转换过程中的能耗,并以此为依据设计了基于蒙特卡洛的嵌入式系统CMOS电路节能模型.实验结果表明,该模型可以有效降低嵌入式系统CMOS的电路能耗,获得理想的节能效果.     

一种具有堆积抑制功能的半导体辐射探测器前端ASIC电路

提出了一种用于半导体辐射探测器读出的CMOS前端电路,该ASIC电路包含电荷灵敏放大器、跨导-电容型脉冲成形器、峰值检测/保持电路和甄别器,后两者结合一些逻辑电路实现了抑制脉冲成形器输出波形尾缘堆积的功能。该电路采用0.5μm、双硅三铝CMOS标准工艺设计,其核心模块电荷灵敏放大器和成形器经过了流片测试。仿真和测试结果验证了该电路的功能。     

基于电流模电路的CMOS模拟乘法器设计

以基本电流模电路为基础,分别对两种常用工艺,即双极性和CMOS工艺的电流平方电路进行了分析。它们分别由跨导线性环和电流镜基本电路构成。主要对CMOS器件构成的电流平方电路进行了设计与分析。最后设计了一种以MOS电流平方电路为主要模块的乘法器电路,实现了电流信号的相乘运算,并通过仿真验证了结果的正确性。     

高速CMOS电路合理结构的设计

本文仔细地分析了铝栅和条状硅栅CM。S结构的节点电容与几何结构、物理、材料和工艺参数关系;推出了较为精确的节点电容表达式;提出CMOS倒相器、与非门、或非门等基本单元电路设计合理结构的理论,为决定申,小规模高速CMOS电路各级门电路经济合理的几何结构提供了一种有价值的设计方法,是提高CMOS电路速度一种有效途径。本设计理论已应用于六倒相器,计数器等多种条状栅CMOs电路的设计,并获得令人满意的交流参数。     

CMOS电路锁定失效的一般性防止措施研究

CMOS电路是一个具有良好特性的电路结构,但是在实际应用中常出现锁定失效的现象,容易对产品功能和电路造成危害。针对这个问题,本文对产生这种锁定失效现象的产生原因和条件进行了分析,提出了一系列有效可行的防止措施,对解决锁定失效问题和提高CMOS电路的设计应用具有很强的针对性。     

CMOS OTA电路的统计优化设计

考察了CMOS集成电路统计最优化问题的特殊性.用统计方法估计电路成品率,并结合CMOS制造工艺的统计特性对OTA单元电路进行成品率优化设计.     

一种可用于高性能锁相环的CMOS电荷泵

文章提出了一种可用于高性能锁相环的CMOS电荷泵,电路采用电流舵技术来缩短切换时间,通过降低差分对管栅电压的变化速率,显著地减小了毛刺,使输出电流波形更平滑、输出电压谐波分量更低,该电路同时还消除了死区现象;最后用CMOS电荷泵与一种典型电荷泵作仿真结果对比,突出了CMOS电路的优点。     

5μm封闭硅栅高速CMOS电路

本文报导了沟道长度为5μm的高速硅栅CMOS电路,门电路平均延迟时间为10nS,触发器最高工作频率为30—40MHz。文中给出了CAD模拟计算结果和工艺措施,对高速CMOS电路作了初步研究。     

动态CMOS多米诺逻辑电路的研究

主要对导致动态CMOS多米诺电路失效的原因进行详细的描述，并讨论了解决电路失效问题的若干方案，从而有效地提高了动态CMOS多米诺逻辑电路在实际应用中的可靠性和稳定性．     

非致冷红外焦平面使用的CMOS读出电路噪声分析

从微测辐射热计的红外辐射响应特性入手．分析其焦平面阵列的CMOS读出电路工作原理,指出读出电路的主要性能指标要求,讨论影响性能的重要因素噪声的特点,为微测辐射热计焦平面阵列CMOS读出电路的设计遵定必要的理论基础。