高阶Σ-Δ调制器的滑模电路设计方法

提出了一种新的高阶Σ-Δ调制器滑模电路设计方法.首先,证明了滑模控制系统的Σ-Δ调制编码功能,进而推出了Σ-Δ调制器传输函数形式的稳定性判据;然后,结合判据提出了一种稳定的巴特沃斯极点、零点优化的传输函数设计算法;最后,利用建立参数方程及求解、参数仿真调整,设计了Σ-Δ调制器的环路滤波器级联结构的电路,并通过一个设计实例及仿真,验证了所提方法的可行性.     

基于分数阶傅里叶变换的量化噪声抑制方法

针对A/D转换器在采样和量化过程中产生的量化噪声问题,提出一种基于分数阶傅里叶变换的量化噪声抑制方法.利用经典量化器的统计特性,分析出量化噪声在分数阶傅里叶域具有白噪声特性,利用过采样和分数阶傅里叶域数字滤波方法对输入信号的量化噪声进行抑制,提高信号质量.理论推导和仿真结果表明,该方法能够有效抑制量化噪声,提高A/D转换器的输出信噪比,而且针对线性调频等信号的量化噪声抑制效果优于传统傅里叶域的方法.      

彩色信号数字系统的量子化

本文从色度学理论研究彩色信号数字系统中A/D转换器量化误差和色差之间的关系,推出它们的关系式,并给出一种提高A/D转换器bit数的模型。     

数字滤波器在I/F转换器中的应用

I/F转换器,即电流-频率转换器,广泛应用在高精度测试设备及惯性导航系统中。为了获得I/F转换器稳定的输出频率,本文提出了利用巴特沃斯低通数字滤波器对I/F转换器中噪声处理的方法。通过分析I/F转换器频率合成前的A/D值,以及噪声频谱特性,由此设计数字滤波器。实验结果表明,本方法对噪声信号有较好的滤除效果,使I/F转换器的输出频率的稳定性得以提高。     

关于A/D转换器量化误差与“量化相对误差”的讨论

A/D转换器在转换模拟信号为数字信号时 ,量化误差对大小模拟信号影响不同 ,对小信号转换精度造成的误差较大。为提高小信号的转换精度 ,本文提出量化相对误差问题 ,并给出一种误差平衡法 ,使A/D转换器转换小信号误差较大的问题得以改善。     

A/D转换器、存储器、运算单元和D/A转换器的字长选择

本文分析了计算机控制系统中A/D转换器、存储器、运算单元和D/A转换器字长选择问题.     

基于FPGA实现多路模拟信号自适应采集系统

本文主要介绍一种基于FPGA的数据采集系统,系统包括运算放大器、多路选择器、高速A／D转换芯片、FPGA等器件。该系统利用运算放大器件对信号进行变换,通过多路选择器进行通道选择,最后由A／D转换器输出数据到处理器。FPGA作为采集系统的核心部件,完成了内部数字电路设计,使系统具有很高的自适应性和扩展性。在有限的量化位数限制下,充分利用信号调理电路、A／D转换器的输入电压动态范围和12位的位宽,在相同的量化位数下提高了大部分模拟信号的采样精度,具有一定的参考价值。     

二阶ΣΔ A/D 转换器抽取滤波器VLSI设计和实现

描述了一种针对高精度要求的二阶ΣΔ A/D转化器抽取滤波器设计和硬件实现的解决方案;提出了一种能够实现2倍抽取的通用无乘法器硬件实现结构,该结构能有效实施半带滤波器和其他高阶FIR的2倍抽取功能。整个滤波器采用无RAM/ROM技术,实现了低通带文波、窄过渡带、高阻带衰减和高抽取率的系统要求,以很低的硬件代价实现了一个16位精度的ΣΔ A/D转换器。     

基于EWB的A/D模数转换器的仿真研究

阐述了A/D模数转换器的工作原理,构造了基于EWB的逐次A/D转换器的仿真模型,并在此基础上进行了系统仿真.     

量化噪声对插值fast Fourier transform谐波估计的影响

插值fast Fourier transform(FFT)算法是对谐波频率、幅度和相位三参数进行精确估计的常见方法.信号中的噪声无疑会影响插值FFT算法的谐波估计结果.有文献讨论过信号中的白噪声对插值FFT算法谐波估计结果的影响,尚没有文献讨论过A/D(analog-to-digital)量化噪声对插值FFT算法谐波估计结果的影响.本文首先对插值FFT谐波估计算法做了简单介绍,接着对A/D量化噪声的特点进行了分析研究.在此基础上,仔细研究了量化噪声对插值FFT谐波估计方法的影响程度——给出了计算模型、进行了大量仿真计算、得出了量化噪声对谐波频率、幅度和相位3参数估计结果影响程度的结论.相信所得结论对电路设计中的A/D器件、信号调理器件等的选型有指导意义.     

Pipeline ADC的噪声与采样电容的关系

介绍了Pipeline ADC噪声与电容的关系及减小噪声的方法,并以10位ADC为例通过噪声计算电容．ADC的主要噪声源是量化噪声和热噪声．量化噪声主要决定ADC的精度．热噪声限制了ADC的信噪比,是提高精度的主要瓶颈．可以通过增大电容来减小．     

数字Dithering的FPGA实现

Dithering是抑制模数转换器ADC量化噪声的重要方法,从数字Dithering量化定理出发,实现了数字Dithering的FPGA过程,对关键设计点给出了详尽的阐述,仿真结果也论证了Dithering对ADC性能的提升有积极的作用,为Dithering算法在实际的应用中起到一定的参考和借鉴作用。     

一种具有噪声整形功能的2 bit/cycle SAR ADC的设计

基于180nm CMOS工艺,设计了一种2 bit/cycle结构的8 bit、100 MS/s逐次逼近模数转换器（SAR ADC）. 采用两个DAC电容阵列SIG_DAC、REF_DAC实现了2 bit/cycle量化,其中SIG_DAC采用上极板采样大大减少了电容数目,分裂电容式结构和优化的异步SAR逻辑提高了ADC的转换速度. 应用一种噪声整形技术,有效提高了过采样时ADC的信噪失真比（SNDR）. 在1.8 V电源电压和100 MS/s采样率条件下,未加入噪声整形时,仿真得到ADC的SNDR为46.22 dB,加入噪声整形后,过采样率为10时,仿真得到的SNDR为57.49 dB,提高了11.27 dB,ADC的有效位数提高了约1.88 bit,达到9.26 bit.      

基于滤波器组并行交替型ADC系统通道失配误差的分析

通道失配误差（如偏置误差、增益误差和时间相位误差）严重降低了并行交替型ADC（timeinterleaved ADC，TIADC）系统的信纳比．我们给出了基于滤波器组的三种通道失配误差详尽的分析，表明增益误差和时间相位误差相互影响，而偏置误差则单独起作用；同时对在信号分析领域占重要地位的正弦信号进行了分析，给出了通道失配误差的频谱图像；并进一步推导了信纳比的公式和无伪波动态范围的公式；给出了时钟抖动和量化噪声对TIADC的影响．这些公式可为TIADC通道失配误差的容忍范围提供参考，也可为消除TIADC通道失配误差提供理论依据．     

The design of adaptive sigma-delta A/D converter

The signal to noise ratio （SNR） of conventional sigma delta analog to digital converter （∑△ADC） reduces with input signal strength. The existing concept of adaptive quantization is applied to the design of ∑△ADC to improve SNR with high dynamic range. An adaptive algorithm and its circuit implementation is proposed. Because of the error due to the circuit implementation, an error self-calibration circuit is also designed. Simulation results indicate that SNR can he nearly independent of the signal strength.     

连续波干扰下卫星导航信号的ADC量化损耗分析

地球表面接收到的卫星导航信号强度通常远低于环境热噪声,并且其所处电磁环境越来越复杂,人们越来越关心在干扰环境下导航接收机的工作性能。模数转换器(ADC)作为数字式导航接收机中射频通道与基带处理的中间环节,其量化造成的有用信号损耗直接影响着接收机的整体性能。对于连续波干扰(CWI)与热噪声环境下ADC量化对卫星导航信号的影响,现有文献大多是基于数值模拟实验寻找答案,缺少理论推导。通过概率统计理论深入研究了在CWI干扰环境下任意位数(bits)ADC均匀量化对接收机相关信干噪比的影响,得出了明确的量化后信干噪比表达式,并给出近似最优的ADC量化门限选取法则。通过数学推导和仿真分析得出结论,在没有辅助抗干扰手段和采用均匀量化的情况下,2 bit的ADC量化即可达到最大的输出信干噪比。     

基于AVS音频编码的信息隐藏方法

提出了一种基于AVS音频编码的信息隐藏方法.该方法基于AVS独特的量化与位平面编码模块,使用位平面嵌入与比例因子修改技术,可以有效降低编码器码率控制对信息隐藏效果的不利影响,而且不使数据载体音质受到破坏.在量化过程中实施信息的嵌入,嵌入过程中主动修改比例因子以降低量化噪声.将隐藏信息进行矢量分组与位平面处理,进而在量化过程中将其嵌入到量化频谱中.仿真结果证明：该方法可以有效降低编码器码率控制对信息隐藏效果的不利影响,且嵌入隐藏信息后AVS音质也无明显损失.     

高速数据采集系统时钟抖动研究

研究了数据采集系统时钟抖动、ADC量化噪声以及ADC微分非线性与信噪比的关系．通过合理的假设，利用自相关和功率谱密度的关系，推导出了信噪比与抖动和噪声的数学公式．并建立仿真模型，验证该公式．结果表明，在输入信号频率比较高的时候，信噪比以20dB／倍频下降，时钟抖动决定了20dB／倍频下降的起始位置．     

Anti-saturation block adaptive quantization algorithm for SAR raw data compression over the whole set of saturation degrees

In order to improve the performance of block adaptive quantization (BAQ) when the output of the analog to digital converter (ADC) is saturated, this paper proposes an anti-saturation BAQ algorithm. First, the concept of the standard deviation of the output signal (SDOS) of the ADC is proposed. Also, unlike traditional normalization processing, SDOS is used and the mapping between SDOS and the average signal magnitude is deduced. Second, the saturation term is introduced to the Lloyd–Max quantizer and an optimal non-uniform scalar quantizer for saturated SAR raw data quantization is proposed. After this, the implementation scheme for the proposed algorithm using an FPGA is analyzed in detail. Third, the relationships among the saturation degree of the signal, the peak-topeak value of the ADC, standard deviation of the input and output signal of the ADC and the average signal magnitude are deduced. Based on these relationships, a power compensation decoder is designed for encoding. Numerical experiment results based on ERS-1 and the simulated data show that the performance of the proposed algorithm is better than that of BAQ.