基于AWGN多次迭代的Turbo码与卷积码性能比较

分析了卷积码及由其发展出的Turbo码的编码原理,给出了这2种编码方法的结构特征和最大后验概率(MAP)的译码算法;分别对卷积码和Turbo码进行仿真,得到在码长1024尽可能多的迭代次数情况下的Turbo码误码率(BER)曲线和采用维特比译码方法的卷积码误码率曲线.通过比较2种编码方法的仿真结果验证了Turbo码编码和译码系统的性能比传统的卷积码系统性能优异的结论,提出并描述了尽可能多次迭代的Turbo码对卷积码在性能上的具体优势.     

差分跳频系统串行级联编码器的设计与改进译码

针对短波差分跳频系统,设计RS码与差分跳频G函数串行级联的编码系统.差分跳频G函数内码采用改进的最大后验算法译码,大大简化了译码复杂度,改善了系统的误码性能,交织采用40×40块交织器,外码RS(15,9)采用Berlekamp Massey译码算法.仿真结果表明,本算法克服了传统短波差分跳频G函数译码的缺点,系统性能得到较大改善.     

用于软判决译码时的非冗余纠错差分检测

提出了非冗余纠错差分检测在软判决译码时的应用.结合π/4-DQPSK差分解调,着重研究了非冗余纠错在软判决译码时的应用,给出了具体系统实现时的软件流程图.用计算机仿真了该算法在加性白高斯噪声(AWGN)信道和Rician信道中的性能.仿真表明,相对于软判决译码时传统的差分解调,该算法在误比特率BER为10-4时在AWGN信道中有1.4dB的性能改善,在Rician信道中同样有显著的性能改善.考虑到了实现损耗,实际系统的测试结果与仿真结果相一致.这使得NEC能够在普遍采用软判决译码的卫星通信系统中应用,拓展了NEC只能用于硬判决的局限,从而提高了系统容量和通信质量.     

并行级联卷积码基于软输入硬输出的迭代译码

以递归卷积系统码为分量码构造的并行级联卷积码具有优良的距离特性,本文提出一种新的迭代译码算法,通过引入校正因子α(n)和β(n),对viterbi译码输出和原始接收信息进行线性叠加,从而将当前的硬判决译码输出转化为下一次译码的软输入。仿真结果表明,该算法与乘积码相比,具有更强的纠错性能和更快的译码速度。     

差分跳频系统编码器与频率转移函数的匹配设计

将编码的差分跳频系统等效为串行级联码,充分利用频率转移函数所产生的网格关联信息,采用软输入软输出算法,进行类Turbo串行迭代译码,能有效改善系统的误比特性能.因此,如何实现差分跳频系统串行级联结构的外编码器和频率转移函数(G函数)的匹配设计是值得深入研究的问题.基于互信息的外信息转移图(EXIT)能有效预测迭代译码的收敛特性,并根据EXIT选择适当的内、外码进行级联.采用基于互信息的EXIT图分析差分跳频串行级联结构中外编码器和G函数的外信息转移过程,提出了一种采用EXIT图选择G函数及外编码器的方法.通过对该方法的理论分析和性能仿真,结果表明,在一定的输入先验信息量条件下,信噪比越高,G函数输出互信息量越大;在给定信噪比条件下,不同G函数对应的输出互信息量随输入先验信息量增长速度不同,能有效实现对性能较好的G函数的选择;对于给定G函数,在不同外编码方式下,通过EXIT图能得到迭代译码收敛的门限值;能反应出不同编码方式下的收敛特性的好坏,从而实现外编码器和G函数的匹配设计.     

卷积码GMSK调制在多重差分检测下的迭代译码

提出了卷积码与 GMSK (高斯最小移频键控 )调制器级联系统的一种迭代译码方案。为了有效地利用信号中相关特性的信息 ,接收机采用了一个多重差分检测器 (MDD)。导出了 MDD下 GMSK信号的软输入 /软输出最大后验概率 (MAP)算法 ,然后实现了解调器与其后的卷积码译码器之间的迭代译码。仿真结果表明 ,在 AWGN(加性高斯白噪声 )和相关瑞利衰落信道下 ,系统性能均有显著改进 ,并能有效克服 GMSK信号所固有的严重符号间串扰 (ISI     

一种新的联合译码方案研究

提出了一种新的联合译码方案。该方案结合了卷积码和Turbo码译码算法的优势,在译码端采用三个译码器,前两个译码依然为经典Turbo码译码结构并采用Log-Map算法,最后一个译码器接收译好的信息位、校验位和外信息值,采用维特比译码算法。经过迭代译码,能够进一步提高传统Turbo译码的性能。仿真结果证明在10次迭代以前,至少能够获得0.1dB的编码增益。     

Turbo-DFH编码调制与迭代译码

将Turbo码与差分跳频(DFH)技术相结合,提出了一种新的Turbo-DFH编码调制方法.Turbo-DFH编码器由2个频率转移函数通过一个随机交织器并行级联而成,译码器采用迭代结构译码.针对Turbo-DFH系统的特点,提出了修正Log-MAP算法,用于迭代结构中子译码器的软输出计算.仿真结果表明,由于采用了随机编码和软输出迭代译码,Turbo-DFH系统的误比特率性能较采用传统纠错编码和误跳纠正算法的DFH系统有明显改善.     

LDPC码在OFDM通信系统中的应用与仿真

介绍了正交频分复用(OFDM)基带传输系统及其模型,概述了LDPC的编译码方法,研究了其在OFDM系统中的性能,并与卷积码进行了比较.仿真表明,LDPC码在OFDM基带传输系统中具有更好的纠错能力.     

无线OFDM系统信道软判决译码新方案

提出了一种基于传输信道状态检测的无线正交频分复用(OFDM)系统自适应信道软判决译码方案.方案中,输入维特比译码器的数据可信度度量,可以根据当前信道信息和同频干扰检测结果自适应地变化,能有效解决传统信道软判决方法缺乏对当前信道进行自适应跟踪以及不适宜于高速移动接收的缺陷.仿真结果表明本方案在时变快衰落及存在同频干扰的无线信道下具有鲁棒性.     

基于网格的缩短(38,26)BCH码的自适应维特比译码算法

针对伽利略搜救系统（Galileo/SAR）物理层协议中采用的缩短（38,26）BCH码,提出了一种自适应维特比译码算法（AVA）.文中给出了缩短（38,26）BCH码的最优网格,在此基础上,提出了AVA,该算法在维特比译码算法（VA）的基础上设计了一个丢弃门限,只保留最有可能的路径.丢弃门限值随着信噪比的变化,可以自适应调整,使得AVA在保持与VA几乎相同的误码率性能的基础上,尽可能地降低译码复杂度.同时,文中给出了丢弃门限的估计方法,并确定了不同信噪比下的最佳丢弃门限值.仿真结果表明具有最佳丢弃门限的AVA在保持与VA误码性能几乎相同的基础上,译码复杂度有着极大程度的降低,特别是在信噪比高时,译码复杂度下降得更加明显.      

用MSP430实现(2,1,4)卷积码编码及Viterbi译码

介绍了一种利用TI公司的超低功耗单片机MSP430实现由(2,1,4)卷积码生成的最佳增信删余码(Punctured Codes)的编码与其Viterbi译码的技术.首先简要介绍了由(2,1,4)卷积码生成的最佳增信删余码的编码原理与解码方法,其本质上是为了降低码率和冗余信息而牺牲码的性能的一种做法.译码采用了Viterbi算法.本文的目标是尽量用较快的速度、较少的硬件资源达到用单片机来实现卷积码的编码与Viterbi译码.在本文中详细介绍他们的实现方法.     

一种基于LCC算法的新型RS码译码器

相比于传统的硬判决译码算法,RS码软判决译码算法能够获得更大的编码增益,但硬件实现较为复杂. 针对这一问题,本文在LCC软判决译码算法的基础上提出了一种改进型校验子算法,可在不影响译码性能的前提下大幅降低硬件复杂度. 仿真结果表明,本文设计的RS(255, 239)码η=3译码器,在BPSK调制下通过AWGN信道,相比于现有基于校验子的RS码译码器结构,硬件资源消耗减少20%. 采用SMIC 0.18 μm CMOS工艺实现,芯片面积仅为0.81 mm2.      

一种基于维特比解码的超高频RFID读写器解码器设计

车辆管理和生产管理等应用对超高频射频识别(UHF RFID)读写器的灵敏度有很高的要求.读写器数字基带解码器作为接收链路的关键环节,其误码率(BER)性能直接影响读写器的接收灵敏度.维特比解码是一种广泛应用于卷积码的解码算法,利用卷积码中码元间的相互联系实现纠错解码.本文首次将维特比解码移植应用于UHF RFID系统中的FM0编码的解码算法中.该解码器利用FM0编码的记忆性,结合维特比解码的纠错能力来降低误码率.仿真结果表明,该解码器在信噪比(SNR)为7.3dB的条件下,可以将误码率降至10-5.相对于最优接收机结构,该解码算法有2.5dB的信噪比优势.     

TCM在Pattern时延差编码通信体制中的应用

Pattern时延差(PDS:Pattern time Delay Shift)编码通信体制具有很好的抗多途干扰能力,但传输过程中仍存在一定的误码.为提高该体制的抗噪声能力,将网格编码调制(TCM:Trellis-Coded Modulation)技术与PDS体制结合使用,对信息进行网格编码调制和维特比软判决译码.实验...     

基于FPGA的卷积码Viterbi译码器实现方法

基于状态机设计了FPGA平台的卷积码Viterbi译码器。分析了该卷积码的格型图。利用其状态转移矩阵特点对Viterbi译码算法进行了简化。将译码器核心工作过程分为计算、比较、输出三个状态,通过计数器控制状态的转换。针对加法器不同的复用方法提出三种结构的译码器,并对不同结构的资源消耗情况进行了分析比较,这三种结构为实现更灵活的设计提供了选择依据。最后利用Modelsim软件对其进行了仿真,时序和译码结果和预期一致,证明该译码器的有效性。     

TD-SCDMA系统中维特比译码器的硬件实现

TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TD—SCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

TD-SCDMA系统中维特比译码器的硬件实现

TDSCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TDSCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。