带有输入和输出队列的交换结构性能研究

用FGN模型驱动仿真方法，研究了自相似业务对带有输入、输出队列的交换机的丢包率性能的影响。实验结果表明，在一定的丢包率下，自相似业务需要的缓冲区长度要比传统排队论模型所需长度大多得；增加输出缓冲区长度可以极大地改善性能，但是，增加输入缓冲区长度并没有显著地提高性能，这是由于输入队列队首阻塞和到达业务的自相似性的联合效应所致。这些结果对下一代交换机的设计具有重要的意义。     

分布缓冲Banyan网ATM交换机性能分析

集中处理信元缓冲的ATM交换机结构复杂、扩展性不好、不易保证高吞吐率，而由多级交换单元分布处理信元缓冲可克服这些缺点.用2×2交换单元以Banyan网结构组成ATM交换机是较可行的方案.为此计算了2×2输出缓冲ATM交换单元和2×2中央缓冲ATM交换单元的最大吞吐率、信元丢失率、平均时延，并以此为基础分析了整个ATM交换机的性能.结果表明，中央缓冲方式的管理复杂度和存取速度要比输出缓冲方式高，但是在相同网络负荷和相同信元丢失率的条件下，中央缓冲方式所需的队列量要远小于输出缓冲方式所需的队列容量。另外，两者在相同网络负荷条件下的信元延迟是相同的.     

Crossbar输入排队调度算法的研究

研究高效易于硬件实现的队列调度算法的目的是为了提高交换系统吞吐率和降低延迟。在阐述输入排队、HOL阻塞、虚拟输出队列等概念的基础上,对MSM、PIM、RRM、iSLIP等调度算法进行了系统的比较,研究表明iSLIP算法是一种性能良好、实现简单的算法。     

一种端口扩展、输入缓存共享的ATM交换结构

引入了一种新的ＡＴＭ交换结构，该交换结构采用共享输入缓冲区的方法提高缓冲区利用率，减少信元丢失，采用扩展输入端口策略提高系统吞吐率，减少交换延时．仿真性能分析表明该结构可以有效地达到上述要求．同时，合适的缓冲区控制策略使该交换结构可以保持信元次序．具体实现了该交换，并给出了均匀业务、突发业务下的性能仿真结果．     

一种新型缓冲结构——支持无死锁的完全自适应路由

摘要：
介绍了一种适用于虫孔切换网络的多请求输入缓冲区组织的新型缓冲区结构.该结构支持Duato方法在报文穿插存储情况下实现无死锁的完全自适应路由.同时,基于BookSim模拟平台,对多请求输入缓冲区结构的性能进行评价.结果表明,新型多请求输入缓冲区结构的性能优于先进先出（FIFO）缓冲结构,其在uniform通信模式下的报文延迟降幅近68%. 关键词：
虫孔切换; Duato方法; 无死锁适用性路由; 多请求输入缓冲区结构 中图分类号： TN 913
文献标志码： A     

基于量子粒子群优化PI模型的主动队列网络拥塞控制

为了解决无线传感器网络拥塞引起的丢包率高和网络吞吐率过低,从而引起网络能量有效性和服务质量QoS降低的问题,提出了一种基于改进PI主动队列管理模型和量子粒子群(Quantum-behaved particle swarm optimization,QPSO)的拥塞控制方法.首先定义了改进的PI主动队列管理模型,然后为了对PI模型进行优化,采用改进的多种群量子粒子群算法对PI主动队列管理模型中的参数优化,并对该算法进行了描述,从而得到优化的PI控制模型.最后定义了多种群量子粒子群算法和PI主动队列模型对网络拥塞进行控制的具体算法.实验结果表明:该方法能有效实现WSN的拥塞控制,与其它方法相比,具有较低的数据丢包率和较大的网络吞吐率.     

一种同时多线程指令队列竞争缓解策略

同时多线程结构利用线程级并行和指令级并行的优势,提高了指令吞吐率,但线程对关键资源（如指令队列）的竞争会削弱这种优势,造成资源浪费,又会降低处理器性能。提出了指令队列利用参数,通过分析指令队列利用率与处理器性能的关系,用实验评估了在四线程情况下,典型静态指令队列竞争缓解策略（如Dwarn、2OP_Block、Static）及其组合对处理器性能的影响。给出了load依赖链模型,分析了基于load依赖链的基准程序线程特性,提出了一种结合线程特性的指令队列竞争缓解策略。实验结果表明,该策略能够加速执行指令吞吐率较高的线程,通过提升此类线程的性能使整体指令吞吐率进一步增加。     

一种非阻塞多VP共享缓冲区的描述符提交机制

针对NIC芯片资源和面积受限的特点,设计了一种资源占用少的多VP共享缓冲区的描述符提交机制DAMQ-PD,设计了地址队列记录每个数据的存储地址,结合每个VP的头尾指针,将各VP分散存储于共享缓冲区的数据链接起来,实现了写、读数据的流水操作.设计了启发式信用管理机制HCM,按需动态给各VP分配信用,自动在PIO和DMA这两种描述符提交方式间切换,避免无信用可分配时可能造成对用户进程的阻塞.分析和模拟结果表明,DAMQ-PD资源占用少、缓冲区利用率高、读写流水、消息发射率高,满足了用户进程提交描述符对低延迟和大容量的性能要求.     

基于对象存储系统的对象文件系统设计

基于对象文件系统是建立在对象存储系统上的一种应用,它利用对象的特点对数据进行存储和管理．基于对象文件系统由客户端、元数据服务器和基于对象存储设备组成,通过对系统的各部分进行分析,设计并实现了基于对象文件系统．通过对不同文件大小、不同文件分块大小条件下文件系统的性能进行测试分析,找出系统的数据传输瓶颈,使用以对象属性为导向的缓存和预取技术以及聚合读写的方法对文件系统进行了优化．优化后读写吞吐率分别提高了60Mbyte／s和40Mbyte／s。     

基于动态污点跟踪的敏感文件泄露检测方法

为了解决网络应用程序引起的服务器敏感信息泄露问题,提出了基于动态污点跟踪的敏感文件泄露检测方法.该方法先标记敏感文件的读写缓冲区为污点源,然后实时跟踪文件缓冲区的处理流程,监测污染源是否传播到其他内存位置,或者写入其他文件.最后检测发送缓冲区是否包含污点数据,以确定是否发生敏感文件的泄露.实验结果表明:提出的方法不仅能够监控用户指定的敏感文件,还能防止应用程序将敏感信息写入其他文件或者发送到网络上.     

基于中央缓存的ATM多址传输仿真模型

提出一种称为具有输出缓冲和屏蔽优先级的单写单读方案，实现多址传输并解决多址传输与单址传输的冲突，降低信元丢失率和信元延时，给出了该方案的仿真建模方法。     

Hybrid hard-/soft-decision LDPC decoding strategy for NAND flash memory

This paper concerns a decoding strategy to improve the throughput in NAND flash memory using low- density parity-check （LDPC） codes. As the reliability of NAND flash memory continues degrading, conventional error correction codes have become increasingly inadequate. LDPC code is highly desirable, due to its powerful correction strength. However, in order to maximize the correction strength, LDPC codes demand fine-grained memory sensing, leading to a significant read latency penalty. To address the drawbacks caused by soft-decision LDPC decoding, this paper proposes a hybrid hard-/soft-decision LDPC decoding strategy. Simulation results show that the proposed approach could reduce the read latency penalty and hence improve the decoding throughput up to 30 %, especially in early lifetime of NAND flash memory, compared with the conventional decoding with equivalent area.     

基于FPGA的LED显示控制系统设计

LED产业是21世纪最具有发展前景的高新技术产业。根据LED显示模块结构特点,应用FPGA技术对LED显示屏的控制系统进行设计。显示控制系统由输入接口模块、信号写入控制模块、信号读取控制模块、读取控制模块、存储模块、动态控制模块等模块构成。程序采用Verilog-HDL语言编写,从而实现外部输入信号的地址生成、选择、存储、动态控制等处理。实验测试结果表明:系统可以实现字符或图案的动态显示,具有实际应用价值。     

Design and Implementation of a Fibre Channel Target Driver Supporting SCSI

Fibre channel storage area networks (FC-SAN) are effective solutions to address storage management problems caused by very large volumes of data. But the expense of fibre channel devices limits FC-SAN applications. The use of IP networks instead of fibre channel networks will reduce SAN cost, but will also reduce the performance. Therefore, small computer system interface (SCSI) devices were considered to replace FC disks to reduce the SAN cost. A driver for the FC network adapter and the FC target, designed and implemented to support this structure, obeys the SCSI protocol and works in target mode with 200 MB/s bandwidth. The FC target architecture and implementation were compared with the FC initiator.The SCSI command transfer process in the FC layer was described. The performance test results show that the maximum I/O throughput reachs 167 MB/s for read requests and 196 MB/s for write requests (FC bandwidth is 200 MB/s), verifying that the FC target is very efficient. The modularization, efficiency, and low cost of the FC target will enable SAN and fibre channel to be more widely used in applications.     

适用于位交叉布局的低电压SRAM单元

提出一种9管单端SRAM单元结构, 该种SRAM单元采用读写分离方式, 具有较高的保持稳定性和读稳定性。 该单元采用新的写操作方式, 使由其组成的存储阵列中, 处于“假读”状态的单元仍具有较高的稳定性, 因此在布局时能够采用位交叉布局, 进而采用简单的错误纠正码(ECC)方式解决由软失效引起的多比特错误问题。仿真结果显示, 当电源电压为300 mV时, 该种结构的静态噪声容限为100 mV, 处于“假读”状态的单元静态噪声容限为70 mV。     

高密度小型温盘驱动器伺服码刻写的研究

讨论了嵌入式伺服的码型、组成及相应格式与算法，对用传统芯片进行硬件设计的伺服编程电路的工作原理、寻道机理进行了阐述，提出了用ＣＬ－ＳＨ２６０大规模集成芯片进行伺服码编程电路的设计新方法     

一种面向写穿透Cache的写合并设计及验证

为了利用片上缓冲技术来提高处理器应用性能,提出一种面向写穿透Cache的写合并设计方法.使用同步动态随机存储器(SDRAM)的单个写方式和片上写缓冲器,对SDRAM一行内的局部数据采用写合并策略,由此提高了外部存储的访问效率,同时给出了连续和单个Cache读写的缓存与内存的数据一致性策略.在寄存器传输语言(RTL)仿真环境下使用mp3解码对Leon2处理器进行数据测试,结果表明:在缓冲区优化为3行8列的参数下,SDRAM每次行开启平均进行7.8个字的写入操作,外存的读写效率由12%提高到19%;在TSMC0.18μm工艺下,综合后面积为0.263mm2,流片后工作主频为100MHz.     

iSCSI带外虚拟化的研究与实现

研究了基于因特网小型计算机系统接口(iSCSI)带外方式的存储虚拟化模型,提出了一种iSCSI带外存储虚拟化的体系结构及命令流程．根据该体系结构,实现了基于iSCSI带外存储虚拟化的存储系统,并对该实现在低级别RAID下进行了读／写性能测试．结果表明,读／写性能随着传输数据块的变大而上升,当数据块的大小达到64 Kbyte时,RAID0的读/写和RAID1的读,其性能已接近30 Mbyte／s．