基于属性更新的语义缓存一致性维护算法

目前语义缓存一致性维护的更新策略主要是将更新操作转化成删除和添加操作,其增加了不必要的数据通信流量和数据存储,而且只能处理全属性的情况,故本文提出新的语义缓存一致性维护算法,通过分析语义缓存段与更新语句的条件谓词以及投影属性的关系,从而将更新粒度细化至被更新的属性。理论分析和仿真实验均表明该策略能够有效的减少数据存取和数据通信的开销,以及提高缓存命中率和减少查询响应时间。     

客户机/服务器下的数据缓存技术

为了在客户机，服务器网络环境下的数据库检索系统中，引用数据缓存技术改善数据检索效率，通过对现有的数据缓存系统进行分析、归纳和总结，并参照借鉴存储器缓存技术的一些理论，阐述了数据缓存技术在客户机，服务器网络环境下应用模式，系统的进行了理论归纳，给出缓存一致性问题的解决方法，实现了数据缓存技术的高效使用。     

缓存一致性问题研究

以共享总线的多处理机系统为例，介绍了在共享总线系统中用于解决Cache Coherence问题的监听总线协议（Snoopy Protocol）和写一次协议（Write-Once Protocol），并分析了写一次协议、一致性协议的优点和协议区分状态的原因，最后给出一个评价协议好坏的角度：总线的流量和存储器访问的有效时间。     

基于Cache网络数据的数据缓存技术研究

通过对目前数据缓存技术的分析和研究，提出和设计了一种针对于高速局域网分布式数据缓存系统，即基于Cache网的数据缓存系统。旨在进一步提高数据缓存系统的性能，通过减少网络传输时间，均衡网络负载，实现提高客户机／服务器网络系统的检索效率。其主要思想是在网络的各个节点上建立数据缓存区，并实现对这些缓存区统一调配和管理。文中对其缓存性能进行了分析，并和其它缓存系统进行了比较，从而论证了该缓存系统的有效性。     

数据网格中复制式数据的一致性维护方法

由于网格环境动态性的特点,网格延迟的不稳定等问题会严重影响数据的可获得性.针对这个问题,采用复制式的数据模型来给予解决.通过在数据网格中维护多个数据副本,用户可以选择其中任意一个进行访问修改.通过将网格服务与数据分离,将数据模型化为线性数据和树型数据,可以支持用户对网格数据的实时修改,并且可以维持多个数据副本的一致性.提出了一个新的时间戳模型,可以支持一个数据副本上的并发操作.本方法是一个无锁的算法,可以满足网格环境下数据的RIC属性.     

一种维护分布式数据库中数据一致性的方法

通过对几种维护分布式数据库一致性方法的优缺点的比较分析，提出一种基于事务日志表的数据一致性的维护方法，给出一个简单例子的部分实现．这种方法较成功地运用于黑龙江省公路养路费微机管理系统的实施中．     

基于对等移动客户端的缓存一致性分析

在移动计算环境中,保证缓存有效性的一个重要的因素就是维护缓存一致性。通过分析传统的缓存一致性策略,提出一种基于对等移动客户端的缓存策略,它是在基于窗口的时间戳策略的基础上,引入对等客户端的概念,使得每个移动客户端可以作为临时的虚拟服务器,来发送缓存信息。模拟实验表明,这种方法很好地提高了移动缓存命中率,在一定程度上维护了移动缓存一致性。     

数据缓存在图书馆站开发中的应用

ASP.NET中对数据缓存的处理提供了一些新的方法,本文介绍了NET中数据缓存的类型,数据缓存的使用技术,最后通过实例介绍在图书馆网站的使用。     

移动数据库客户端缓存一致性的分析研究

对移动数据库环境下2种缓存一致性维护策略进行了比较,比较了单个方法的有效性,以及它们结合执行时的性能。分析表明每一种方法在一定程度上都能够提高性能,但若将其有效结合起来,则可提高缓存命中率,降低网络吞吐量,从而改善缓存一致性的性能。     

针对顺序数据访问应用的分离式数据缓存器设计

高速缓存器技术可以有效地弥补处理器和内存之间的速度差异;但是随着待处理的数据规模的增大,顺序数据访问越来越多,当前的高速缓存器在面临这类没有太多时间局部性,会造成大量高速缓存器污染的顺序数据时并不是很有效。为解决这一问题,提出了分离式顺序数据缓存器（SSDC）,可以通过顺序数据流检测器动态检测出来的顺序数据访问并将其存入专用缓存器,以减少顺序数据造成的主缓存器污染,并且由于子缓存器采用顺序数据预取技术和写不分配策略,可以有效地降低缓存器的失效率。实验结果表明SSDC能够有效地降低顺序应用的失效率,并且在带宽使用等方面具有优势。另外,SPEC2000Int的评测也表明SSDC对非顺序应用的性能没有负面影响。     

使用MSS维护语义缓存一致性的方法

传统语义缓存一致性维护算法中存在失效报告空间复杂度高和通信开销大的问题,而目前的研究多只关注客户方算法的改善,不能从根本上解决这些问题.为此,文中提出了基于3层缓存结构的、用移动支持站点协助客户方进行缓存一致性维护的方法.通过建立索引表并运用比特序列方法形成失效报告,以达到进一步压缩报告长度的效果;使用队列存储更新序列...     

数据广播中基于访问记录的数据替换算法

非对称通信环境下,服务器数据广播是一种比较实用的技术,而其移动客户端cache的管理,由于移动环境的限制,传统的LRU算法和理想的LIX算法都存在缺陷。提州了一种基于历史访问记录的数据替换算法。其中,无向概率图上的筛选过程．算法简单,复杂度小。试验表明,此算法明显改善cache命中率和平均响应时间。     

基于统一管理的多处理机Cache系统的一致性研究

针对紧耦合多处理机系统中Cache的一致性问题 ,提出了一种以Cache总线为基础的统一管理高速缓冲池的新方法 .该方法既克服了监听总线协议因数据块太大或大量的总线广播而影响Cache性能的缺点 ,也避免了目录协议耗费共享存储空间 .     

偶尔连接模式在航空维修一线管理系统中的应用

针对航空维修一线管理系统的终端--便携式维修支持系统(Portable Maintenance Aids,PMA)在航空维修一线中遇到的脱机工作问题,研究了维修一线管理系统在偶尔连接模式下的数据处理策略,提出了维修一线管理系统偶尔连接模式的数据访问模型.在此基础上,从长期数据缓存的选取和数据同步机制研究了系统的实现.实际运行的效果表明,支持偶尔连接模式的维修一线管理系统能够很好地适应航空维修一线的网络环境,更加充分地发挥功效.     

基于需求的数据广播调度

随着通讯、互连网以及移动技术的发展,数据广播逐渐成为一种流行的数据传播方式。在结合了数据广播和传统的客户/服务器模式优点的基础上,产生了新的数据传播方式,基于需求的数据广播。设计基于需求的数据广播系统的关键在于广播调度算法。本文介绍了基于需求的数据广播的系统结构和性能衡量标准,并分析了基本的广播调度算法,抢占式调度算法以及实时调度算法。     

基于WDC结构的低静态功耗Cache设计

基于片上cache占处理器芯片功耗的比重越来越大,提出了一种新的路衰减cache(Way-Decay Cache,WDC)结构．该结构通过门控Gnd技术来动态地关闭或开启部分cache路,使得cache结构可以在低功耗配置和正常配置之间切换,从而达到降低静态功耗的目的．与现有的低功耗cache结构相比,附加的逻辑少,实现简单,具有硬件的可实现性．试验结果表明,该结构可以降低cache的功耗,同时对cache整体的性能影响很小．     

基于ArcGIS Server的地图缓存技术研究

在研究基于ArcGIS Server的地图缓存技术的基础上,给出了在WebGIS开发过程中创建地图缓存的简要方法和实现技巧,并通过实例证实该技术可很好地减轻WebGIS服务器的负荷,改善客户端的用户体验.     

考虑可信度评价的多传感器一致性鲁棒测度方法

针对多传感器一致性测度的研究多集中于对某一时刻多传感器观测结果的判断,并未考虑时间序列的影响,导致某一时刻的一致性测度结果并不可信的问题,在传统的一致性测度基础上,采用一致性测度结果队列的中值作为测度结果的鲁棒估计,采用一致性测度结果队列的方差描述测度结果的稳定性,实现对一致性测度结果进行可信度评价,从而获得对传感器观测结果可靠性更好、可信度更高的评估.仿真实验表明,通过对多传感器观测数据的一致性测度结果进行可信度加权,可以显著提高一致性测度的鲁棒性,可以消除由于传感器性能不稳定带来的影响,有效识别出性能不稳定的传感器并将其剔除,为数据融合提供一致性传感器组.     

基于FM广播的无源雷达自适应回波重建系统研究

介绍了采用调频广播作为外辐射源的无源雷达,因FM广播载频高和带宽窄,采用窄带采样定理可以保证在信号无失真采样的前提下大大降低采样频率,为实时信号处理提供方便。另外,目标回波会受到较强的直达波干扰影响,由于多普勒频移相对较小,目标回波与直达波干扰频谱混叠严重,使用经典滤波器进行直达波干扰抑制十分困难。因此,设计了基于最小均方的自适应回波重建系统,仿真表明,直达波干扰抑制效果明显,目标回波得到较好重建,自适应回波重建系统工作性能良好。     

“龙腾R2”微处理器数据cache的设计与实现

集成电路制造工艺的迅猛发展为设计高性能微处理器系统打下基础,自主研发高性能微处理器在我国具有很重要的意义.在微处理器的体系结构设计中,"存储墙"问题是很多设计者将面对的难题.以前的研究证明了片上cache是解决处理器与主存储器之间的速度差异的有效措施之一,是片内存储系统中最关键的部分.因而,设计与系统相匹配的cache对于处理器整体性能的提升有很大的帮助.针对航空应用领域,西北工业大学航空微电子中心自主研发设计了32位嵌入式RISC微处理器"龙腾R2",考虑到其应用特性,提出了一种支持多机系统的数据cache的设计方案;讨论了其RAM组织结构、高速缓存一致性、监听协议等.介绍了具体设计实现,包括控制通路和数据通路的设计;并且提出了优化的设计方法,保证了数据cache的低功耗.目前芯片已经成功流片,采用CMOS 0.18 μm工艺实现,芯片面积为4.8×5.2 mm2,主频达到233 MHz.