基于FPGA的自动售饮料控制系统的实现

介绍了基于FPGA的自动售饮料控制系统的功能、设计思想和实现.该设计采用EDA自上而下的层次化设计,根据所要完成的功能,整个设计为15个模块图形连接而成,各子模块采用VHDL或图形法设计.使用Max+plus 软件实现编译、仿真等,最后成功下载到FPGA芯片EP1K30QCP208-3.由于FPGA具有高密度、可编程及有强大的EDA软件支持等特点,所以该设计具有功能强、灵活和可靠性高等特点,具有一定的实用价值.     

基于FPGA的EMT系统设计

为了提高电磁层析成像(EMT)系统的性能,设计了一套基于FPGA的EMT系统.DDS模块、数字解调模块、MCU控制模块、DA接口模块、AD接口模块和USB通信模块均集成在一块FPGA芯片中.分析了激励频率、采样频率和MAC IP核累加点数3者对解调过程的误差的影响,提出了通用的设计原则.通过信噪比实验对系统进行了评价和激励频率的优选,采用基于截断奇异值的反投影法获得不同分布的重建图像,其成像速度达到了27帧/s.高度的集成化提高了系统的稳定性,降低了调试难度.该系统设计方案也可以移植到EIT、ECT和ERT系统.     

基于FPGA芯片的音乐存储与回放系统实现

采用现场可编程门阵列FPGA芯片和VHDL硬件描述语言,以及层次化的自顶向下工程设计方法,实现了一个由数控分频器和四位拨码开关控制的可进行乐谱存储及演奏存储与回放的系统,研究表明,采用FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法.     

基于FPGA的变电站智能电子设备VGA控制器的研究

利用可编程器件FPGA实现VGA彩色显示控制器在工业现场中有很多的应用。用硬件描述语言VHDL对可编程器件FPGA进行功能模块设计、仿真综合,可实现VGA控制器显示各种图形、图像、文字等。     

基于流水线架构的卷积神经网络FPGA实现

卷积神经网络（CNN）已被广泛用于图像处理领域,且通常在CPU和GPU平台上进行计算,然而在CNN推理阶段存在CPU计算速度慢和GPU功耗高的问题。鉴于现场可编程门阵列（field programmable gate array,FPGA）能够实现计算速度和功耗的平衡,针对当前在卷积结构设计、流水线设计、存储优化方面存在的问题,设计了基于FPGA的卷积神经网络并行加速结构。首先将图像数据和权值数据定点化为16 bit定点数,一定程度上减少了乘加运算的复杂性;然后根据卷积计算的并行特性,设计了一种高并行流水线卷积运算电路,提高了卷积运算性能,同时也对与片外存储进行数据交互的流水线存储结构进行了优化,以减少数据传输的时间消耗。实验结果表明,整体加速器在ImageNet数据集上的识别率达到94.6%,与近年来相关领域的报道结果相比,本文在计算性能方面有一定的优势。     

基于FPGA的液晶驱动设计

介绍了利用FPGA来驱动字符型液晶显示模块(LCM),其关键是对驱动芯片HD44780的各引脚和时序进行控制。该文最后给出了设计电路功能仿真的结果,并下载到Altera公司的芯片EP1K100QC208-3上调试通过。     

基于FPGA的简易逻辑分析仪设计

在嵌入式开发调试中,逻辑分析仪可以很好的辅助开发人员进行断点、触发和跟踪等调试．本设计应用VerilogHDL硬件描述语言和FPGA芯片设计一个多通道的简易逻辑分析仪,当逻辑信号的门限电压以0．25V为步长值在0．25V-4V之间变化时,具有16级采样速率,即可实现一个16通道的逻辑分析仪．     

基于FPGA的HDB3编码一种简单实现

HDB3码（3阶高密度双极性码）保持AMI码极性反转的特点，减少了连0串的长度，有利于提取定时信息．通过对HDB3码编码原理的分析，提出一种基于FPGA的编码方法，并给出了VHDL语言的实现方法及仿真波形．此方法采用2位二进制码实现，在插入破坏符号的同时始终保持极性反转，简化了编程步骤，运行速度快，延时相对较小．由于FPGA具有重复可编程的特点，因而灵活性高，调试方便，且开发成本低，运行稳定可靠．     

基于FPGA的SDI接口的设计与实现

串行数字接口(Serial digital interface,SDI)是目前应用最广泛的视频接口,使用单根同轴电缆串行传输未经压缩的数字视音频信号.鉴于以往的SDI接口实现方法有成本高、灵活性低这些缺点,本文采用了一种基于FPGA的SDI接口设计与实现方法.主要阐述了SD SDI接口的设计思想,分析了接口的总体结构,并具体介绍了各个模块的功能.完成了部分主要功能模块的程序设计,并针对一种特殊数据输入情况,对编码解码模块建立仿真模型.仿真结果验证了特殊情况下数据恢复的正确性,进一步表明了一般数据输入时整体设计方案的正确性和可行性.     

一种可扩展高速FPGA嵌入式ECC电路设计

针对当前现场可编程门阵列(FPGA)嵌入式帧检错与纠错(ECC)电路速度低、可扩展性差的不足,设计了一种新型可扩展的高速流水线型帧ECC电路.它充分利用FPGA回读数据的特征,在FPGA回读数据的同时完成单帧数据的ECC校验,不占用额外的存储资源.每一级流水线的延时相对于整个FPGA配置电路的延时而言是非常小的,不会影响到整个FPGA配置电路的速度.实验结果表明,和Xilinx设计的ECC电路相比,本设计的平均最高工作频率是其1.5倍,平均资源占用率仅为其10%.此外,该帧ECC电路具有良好的扩展性,通过调整流水线的级数就能够很好地适应FPGA配置位流结构的改变.     

基于FPGA的欧洲应答器编码实现

应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车-地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX PLUS Ⅱ平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的.     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

半双工协议的Petri网分析及FPGA实现

应用Petri网中的条件 /事件 (C/E)系统建立半双工通信协议模型 ,并应用Petri网工具对协议模型进行分析 ,使用电子设计自动化 (EDA)技术 ,对基于C/E系统的协议模型进行高速硬件描述语言 (VHDL)程序设计 ,并由现场可编程门阵列 (FPGA)器件实现该模型 ,为协议的验证和实现提供了一种方法     

基于FPGA+DSP的CCD实时图像采集处理系统

应用DSP处理器,设计了一个基于FPGA的实时图像处理系统,通过对此系统的分析表明,用FPGA与高速数字信号处理算法的结合,可以实现系统对图像进行实时处理的要求.     

数字视频图像传输中基于FPGA的图像去噪方法

在靶场测试实验中,为了节约经费和节省时间,需要将大量的视频图像进行高速传输与存储,以方便事后处理.研究了数字视频图像传输中一种基于FPGA(Field Programmable Gate Array)的数字图像去噪方法,设计了基于FPGA的图像滤波器,并利用Matlab进行仿真实验.得出基于均值操作的自适应中值滤波方法...     

基于FPGA的动态轨道衡数据采集系统

提出了基于现场可编程门阵列(FPGA)动态轨道衡数据采集系统.该系统以AD7703作为模数转换器件,并采用FPGA作为采样控制器,对8路传感器信号采样,采样值以异步串行方式通过RS232接口输出到上位机.整个系统逻辑的设计在QuartusⅡ9.0开发环境下完成.硬件测试结果表明,通过采用AD7703的自标定方式,有效解决了数据采集过程中出现的零点漂移、增益误差等问题.利用FPGA的并行处理能力,可以对8路信号并行采样,提高数据采集的速率,满足了轨道衡高精度、高速度的设计要求.     

基于FPGA的视频拼接技术研究

为满足汽车实时性的要求, 提出了一种基于 FPGA(Field Programmable Gate Array)的车载视频拼接方法。采用 FPGA 实现视频拼接。 整个系统主要由视频采集、 视频预处理、 视频拼接和视频显示组成。 采用 Altera 公司的 Cyclone 郁芯片搭建硬件处理平台, 利用双 DDR2 存储器进行乒乓缓存。 图像拼接采用 sift 算法进行图像匹配, 通过线性融合算法完成环景拼接, 提高了算法的处理速度, 满足了实时性需求。 经验证该平台拥有较好的实用性和扩展性, 满足汽车的实时性需求。     

SAA7111A芯片在视频图像处理FPGA设计中的应用

信息化产业的迅速发展促使视频图像处理技术广泛应用于各种领域,Philips公司生产的增强型视频输入处理芯片SAA7111A在图像处理前端实现了AD转换和解码的功能,该文介绍了该芯片的功能,并给出利用该芯片实现视频图像处理功能的FPGA板的软硬件设计方法。