基于FPGA实现波形成型器IP—Core的技术研究

主要研究通用波形发生器的设计问题。首先讨论了它的原理，然后给出基于FPGA实现通用波形发生器的硬件结构，最后用VHDL语言实现了波形成型器的软核IP-Core，并载入硬件验证了设计的正确性。     

RS(15,9)编码器IP Core的实现

RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2”)上4位快速有限域乘法的方法，提高了编码电路中乘法器模块的运算速度，并对传统的编码电路进行优化，从而解决了运算速度慢的问题。使用Verilog HDL语言和Verilog7．0软件，设计了RS(15，9)编码器，通过仿真及软、硬件验证了设计的正确性。     

USB 2.0接口IP核的开发与设计

介绍了一种基于USB2．0协议的设备接口的IP核设计,着重研究了USB2．0协议控制器、缓存控制器、工作模式控制等硬件数字电路的实现,该电路支持高速(480Mbps)和全速(12Mbps)传输．为了满足USB2．0高速的传输要求,减小硬件设计的复杂性和硬件开销,整个系统采用硬件电路和MCU固件结合的方法进行设计,同时使用了不同传输方式缓冲区共用的双缓冲区缓存结构,因此电路具有实现简单,硬件开销小,传输速度较高等优点．设计的电路已经通过FPGA验证。     

应用于32位嵌入式系统的中断控制IP的裁减设计

C＊Core是32位RISC嵌入式微处理器核．对应用于C＊Core的中断控制IP核进行了裁减和验证，分析了与C＊Core的兼容性，并应用于变频器控制SoC的设计中．新的设计减少了使用的晶体管数量，降低了功耗及成本．     

一种具有身份认证功能的USB IP核设计与实现

针对USB存储设备身份认证机制容易被旁路,数据安全得不到有效保证的问题,文章给出了安全USB IP核结构,设计了USB系统的身份认证协议,实现了在硬件接口层响应主机端身份认证请求的安全USB IP核。结果表明,该安全USB IP核能够为USB设备上层功能层提供统一的身份认证服务,安全性高。     

一种可重用于不同总线的验证IP的方法

随着市场压力逐渐增大,设计验证的效率已经成为芯片设计领域中关注的焦点之一。传统的设计验证方法已经很难满足当前对芯片设计的要求,本文提出了一种综合了多种验证方法的可重用于不同总线的验证IP的方法来提高对IP设计验证的效率。     

IP设计仿真平台控制软件开发及IP验证

在简要介绍基于PCI总线的IP（Intellectual Property）设计仿真验证平台的基本框架和硬件结构的基础上,论述了在Windows2000/XP下开发该平台的WDM（WindowsDriver Model）设备驱动程序和应用程序的基本方法,对其中的关键技术,如配置寄存器、内存和I/O读写、应用程序编写等作了分析,并以可编程直接存储器存取（PDMA）和图像二值化为IP验证实例.结果表明：所开发的仿真验证平台大大地提高了IP的仿真效率,优于现今测试时难以产生大批测试数据和难以获得数据处理结果的一般仿真验证平台.     

TD-SCDMA芯片中USB核的设计与验证

讨论了TD-SCDMA芯片中USB核的设计方法,并进行了ModelSim的验证。简述了USB的传输方式与设计思路,着重描述了USB的结构划分以及各个模块的设计思想与接口信号,并给出了ModelSim的验证方法与实验结果,说明此IP核可以作为一个独立的模块嵌入到ASIC的系统中。     

基于USB接口的物联网数据传输模块设计

目前物联网飞速发展。为了解决计算机串行接口和并行接口严重不足的问题,实现各种仪器设备之间的方便连接,本文提出USB接口模块和无线传输技术相结合的方案。以Cortex-M3为内核,根据物联网无线传输协议IEEE802.15.4标准,将TCP/IP协议栈中的协议进行简化分离,设计出频率稳定、功耗低、传输协议及传输模式可控、快速的传输协议,最终完成针对物联网体系中数据传输功能模块的USB接口的设计。     

基于IP的设计方法

为了增强IP增块的可重用性,需要建立统一有效的基于IP的设计方法以及工业界广泛采用的重用标准,开发基于IP的设计工具,建立统一的内部设计环境,开发大量的高质量的IP并建立便于存取的IP库,提高设计抽象程度,研究基于IP的系统设计方法。     

数据采集接口ADC_USBIP核的设计和验证

USB接口以其速度快、功耗低、使用方便,为PC外设的数据采集设备提供了很好的支持。ADC_USB IP核是为了实现数据采集器AD与PC之间高效传输数据以及控制而设计的。介绍了USB总线协议和通信原理,重点阐述了ADC_USB IP核关键模块的设计和验证,对USB协议的数据流、传输等进行了深入的分析,用Verilog HDL对IP核RTL级代码进行了编写,在Quartus软件平台上进行了FPGA综合,并在FPGA开发板上调试成功。     

基于8051单片机IP设计等精度频率测量系统

本设计应用SOPC和8051单片机IP技术,设计一个等精度频率测量系统。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

应用8051单片机IP设计相位测量仪

本设计应用SOPC和8051单片机IP技术,设计一个高精度的相位差测量仪。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

一种I2C主控器IP核的设计与FPGA实现

介绍了一种I^2C主控器件IP核的系统结构确定、模块划分、系统仿真方法及综合过程,在Xillnx公司的SpartanⅡ FPGA上实现了设计,并使用软逻辑分析仪观测I^2C核工作的过程,最后与微处理器核协同进行板级测试,证明所得到的用Verilog HDL语言编写的IP核能够用于SOC（系统芯片）的构建。     

基于FPGA的ARINC429总线IP核的设计与实现

为使计算机与ARINC429总线设备之间的数据通信更加方便,同时最大可能地降低设计成本.设计了ARINC429总线协议IP核,协议处理模块功能可以由可编程逻辑器件FPGA通过逻辑设计来实现,从而将总线的协议处理模块均集成于FPGA芯片上.在开发总线协议IP核时采用功能模块化方法,将逻辑设计划分为数据协议处理模块、缓冲模块、定时模块等部分.最后通过仿真验证,结果表明429总线协议IP核能够实现多通道数据的收发,逻辑设计符合ARINC429总线的数据传输要求,且满足特定场合的应用.     

符合EHCI的USB2.0主机控制器IP核设计与实现

介绍了一种基于USB2.0协议,选用Wishbone总线接口的主机端控制器IP核的设计与实现.该设计以EHCI作为软硬件接口划分,支持高速(480 Mb/s)的数据传输,实现了DMA的自主控制、事务的动态调度以及数据跨时钟域的合理开销,达到减少SoC平台处理器的I/O负荷、提高传输效率与系统性能的设计目标;USBIP核的设计与系统软件开发同步进行,有效地验证了硬件功能,最终经FPGA平台与ASIC实现测试达到协议标准,可作为一个通用IP核系统集成.     

基于TMS320C5402的新型IP电话的设计

介绍了一种新颖的面向LAN和Intranet的IP网络语音终端设备 (即IP电话 )的设计 .系统设计采用TI公司的低功耗定点数字信号处理器TMS32 0C540 2作为话音编解码器 ,Motorola公司的MPC860T作为控制器 ,外围提供了USB、RS2 32和RJ4 5等多种通信接口 .该话机既可以作为桌面PC机的语音外设 ,又可直接作为IP网络的终端设备使用 ,文中给出了话机的硬件结构和软件设计 .