1.8 GHz宽带低相位噪声CMOS压控振荡器设计

采用一种基于开关电容阵列(SCA)和尾电流源处加入电感电容滤波相结合的电路结构,设计了一个1.8 GHz宽带分段线性压控振荡器.采用TSMC 0.18μm 1P6MCMOS RF工艺,利用Cadence SpectreRF完成对电路进行的仿真.结果显示,在电源电压VDD=1.8 V时,控制电压范围为0.6~1.8 V,频率的变化范围为1.43~2.13 GHz,达到39%,相位噪声为-131 dBc/Hz@1MHz,功耗为9.36 mW(1.8 V×5.2 mA).很好地解决了相位噪声与调谐范围之间的矛盾.     

宽频率带宽,低相位噪声声表面波压控振荡器

本文描述了一种新型声表面波压控振荡器,它的中心频率为７５ＭＨｚ,压控频率范围宽可达１ＭＨｚ;输出功率一致性好,整个压控范围输出功率波动小于１ｄＢｍ;相位噪声低,在偏离频率１ｋＨｚ处的单边带相位噪声小于一１００ｄＢ／Ｈｚ。     

一个1.5V低相位噪声的高频率LC压控振荡器的设计

介绍了一种适用于DCC-1800系统的压控振荡器的设计,中心频率为3．6GHz．分析并比较了三种降低相位噪声的方法并进行了仿真验证,然后阐述了3．6GHz压控振荡器器件尺寸的优化分析．采用电感电容滤波技术降低相位噪声,在偏离中心频率600kHz处,仿真得到相位噪声为-117dBc／Hz,调谐范围达到26．7％．VCO电路在1．5V电压下工作,静态电流为6mA．     

模拟相乘器在正交压控振荡器中应用

本文提供了用模拟相乘器与运算放大器相配合组成的压控振荡器电路，可以产生一对相 移为９０°的正弦和余弦的正交信号，其振荡频率和幅度均可直接通过改变外加电压在一个很宽 范围内连续可调，且具有线性好，频率漂移小等优点．本电路实验结果与理论分析相符．     

一种低功耗低相位噪声的压控振荡器设计

就压控振荡器设计中如何实现低功耗和低相位噪声的问题,提出了一种改进型自开关偏置设计方法,在减小尾部偏置晶体管闪烁噪声的同时,抑制了负阻管1/f噪声的变频转化,有效地改善了带内相位噪声;同时采用线性区偏置和电流复用,实现低电源电压供电和低功耗,电路采用0.18μm标准CMOS工艺实现。通过对线性度、噪声和功耗的仿真测试,结果显示了设计的正确性。     

低抖动高线性压控振荡器设计与仿真分析

设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6 μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120 dBc·Hz^-1@1 MHz.通过调节外接电阻电容,使得电路在3~6 V电源电压下,输出100.0~3.0×10⁷ MHz的矩形波,电路兼具低相位噪声和高线性特性.     

改进的相位噪声公式与低相位噪声振荡器设计

由Leeson公式出发,分别考虑了谐振器有载Q与无载Q的比值、放大器增益以及回路损耗对振荡器相位噪声性能的影响.得出对应的计算公式和优化参数,并设计出X波段高Q蓝宝石低相位噪声振荡器.蓝宝石谐振器的插损为7.9dB,谐振模式为E5,1,1 δ,有载Q值为4×104,无载Q值为9×104左右,放大器增益为12 dB.采用R ＆ S的FSUP相位噪声测试仪测出偏离载频1 kHz处,相位噪声优于-117 dBc/Hz, 载频为10.99 GHz.     

基于输出电压摆幅提高的超低相位噪声VCO设计

本文提出了一种新型的超低相位噪声VCO结构,该结构能够在不增加额外电感、不增大芯片面积的前提下,实现输出电压摆幅的大幅度提高,使得摆幅可以高于供电电压且低于地电位,进而改进VCO的相位噪声。采用TSMC 0.13 μm CMOS工艺对该VCO进行设计。芯片测试结果表明：该VCO的振荡频率为5.5 GHz～6.2 GHz,在5.8 GHz振荡频率处,相位噪声达到-126.26 dBc/Hz@1 MHz,消耗的功耗为2.5 mW。归一化FOM指标达到-197.5 dBc/Hz。     

电感及电容结构的压控振荡器电路设计与仿真

随着通信技术对射频收发机性能要求的不断提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节。针对压控振荡器设计过程中存在相位噪声这一核心问题,文中采用STMC 0.18μm CMOS工艺,提出了一种1.115 G的电感电容压控振荡器电路设计方案,利用Cadence中的Spectre RF对电路进行仿真。研究结果表明:在4～6 V的电压调节范围内,压控振荡器的输出频率范围为1.114 69～1.115 38 GHz,振荡频率为1.115 GHz时,在偏离中心频率10kHz处,100 kHz处以及1 MHz处的相位噪声分别为-90.9 dBc/Hz,-118.6 dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

压控振荡器型超声电机控制电路设计

超声电机是一种基于压电陶瓷逆压电效应的新型电机。设计了一种超声电机控制电路。该控制电路使用压控振荡器作为信号源,产生频率可变的基准方波信号,占空比为20%,频率范围为80K~400K,频率可由电路反馈回来的电压调节。通过分频分相电路将信号四分频,将基准频率的信号生成四路时间上互差90°的方波信号,频率为20K~100K。该电路使超声电机控制器体积大大减小。     

一种新型低压低功耗伪差分环形压控振荡器设计

基于交叉耦合技术提出了一种新型低压低功耗伪差分环形压控振荡器(VCO).电路整体包括新型伪差分环形压控振荡器、输出整形缓冲(buffer)电路两个部分.在VCO电路中采用了尾电流源控制的反相器为基本延时单元,实现了一种新型低压低功耗伪差分环形振荡器设计,并采用线性化技术改善调节线性度.利用输出buffer对VCO输出波形进行整形,消除了这种结构下输出摆幅受到尾电流源影响而不能达到轨到轨摆幅的限制.基于0.13μm标准CMOS工艺,利用cadence spectre进行仿真验证,前仿真结果表明在电源电压为1.2V时,该VCO相位噪声为-100.58dBc/Hz@1 MHz,功耗为0.92mW,在0.45~1V的电压范围内,频率调谐范围宽达0.303~1.63GHz,具有非常好的调节线性度,在电源电压为1V时仍然能正常工作.     

应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86～5.28和3.14～3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz.     

555压控变音振荡器的设计

本文在理论分析的基础上，提出了用５５５Ｔｉｍｅｒ电路构成的压控变音振荡器周期计算和电路的设计方法。实验证明，此方法正确，具有实际指导价值。     

低噪声宽复盖压控振荡器的设计

介绍了低噪声宽复盖压控振荡器 VCO的设计思路 ,给出了设计中参数的合理取值范围 ,对 VCO的设计方法进行了阐述 ,并对其相位噪声进行了分析 ,同时结合实际 ,设计了实用的VCO,并给出了 VCO的特性曲线图。     

OTA-C压控振荡器的分析与设计

本详细分析了OTA—C压控振荡器的原理，并设计了一个用于OTA—C滤波器自动调谐系统的OTA—C压控振荡器，该振荡器的频率调谐范围在2MHz到50MHz之间．其中线性部分为4MHz～20MHz，其压控增益为62．89MHz／V。     

电感电容结构压控振荡器的设计与实现

基于联华电子公司40 nm标准CMOS工艺全定制设计两个具有相同形状、宽度和间距,但长度不相等的U型电感.所设计的两个电感在VCO中构成两个LC谐振器.除了在谐振器中采用不同的电感外,两个VCO具有相同的元件尺寸、偏压电流、电源和布局方式.仿真与测试结果表明,实现的LC-VCO电路具有良好的功耗和相位噪声特性.通过对两个VCO电路振荡频率的比较,可获得全定制电感的实测值与仿真值之间相差大约10%.该结果可为相同工艺设计电感和振荡器提供指导.     

无线传感网射频芯片中4.8GHz低功耗压控振荡器设计

为满足无线传感网射频收发芯片中频率综合器的应用需求,采用TSMC 0.18 μm RF CMOS工艺设计并实现了一个4.8 GHz低功耗LC压控振荡器.电路核心采用电流源偏置的互补差分负阻LC振荡器结构以及3 bit开关电容阵列,输出采用共源级缓冲.给出了电路设计,对噪声抑制进行了分析,并在Cadence环境下完成了版...     

基于0.012微米CMOS技术10GHz压控振荡器的设计

基于0．12微米CMOS技术10GHz环形电压控制振荡器（VCO）可用于SDH（STM-64）和SONET（OC-192）光接收机的时钟恢复电路。该振荡器设计的关键是采用了客性源极耦合电流放大器（SC3A）。由于带通特性的SC3A的特点,该压控振荡器有较大的调谐范围及较低的噪声,其中心频率为IOGHz,可以在8．4GHz至10．6GHz的频率范围内工作,在偏离中心频率1MHz处的单边带相位噪声约为-85dBc／Hz。