基于PCI总线的边界扫描主控器的FPGA设计与实现

在分析边界扫描测试技术的工作机制对测试主控系统的功能需求基础上,提出了一种基于PCI总线采用FPGA实现的低成本边界扫描测试主控器的硬件设计方案.该系统以PC机为平台,利用FPGA器件设计实现JTAG主控芯核,并在主控器芯核内加入FIFO,提高了PCI总线的传送速率,使用户能够利用计算机方便的组成一个边界扫描测试系统.经仿真和测试实践表明,该系统产生的测试信号完全满足IEEE1149.1协议的时序要求,对支持IEEE1149.1协议的芯片进行功能测试和PCB板的互连测试及电路故障诊断.该系统结构简单,使用方便,工作可靠.     

基于微机的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求，提出了一种基于微机PCI总线的低成本边界扫描测试主控系统的硬件设计方案，该系统以PC机为平台，以用CPLD器件实现的JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号，并用普通的SRAM实现存存器共享，仿真表明，该系统产生的测试信号完全满足IEEE1149．1协议的时序要求，可用于IC和PCB的边界扫描测试，以及改进边界扫描测试的研究和实验。     

基于VLSI的代码变换器的设计分析

通过对二进制码转换为8421BCD码的代码变换器的设计与分析,以及对分析出的代码产生器进行的一系列实验验证,获得基于大规模集成电路的变换器的设计解决方案.     

JPEG编码器的设计与VLSI实现

随着图片和视频的信息量变得越来越大,对这些信息进行压缩和存储十分必要,设计了一种高性能的联合图像专家组(JPEG)图像编码器。首先,采用Verilog HDL语言对JPEG中二维离散余弦变换(DCT)、量化以及熵编码等关键模块进行了建模,并对各个模块分别进行了仿真和验证,通过比较MATLAB和Modelsim的仿真结果验证所设计功能模块的正确性;在此基础上,完成了JPEG编码器的整体设计,并选取标准测试图片对其进行功能验证,通过比较原始图片和重建JPEG图像得到PSNR值,验证结果表明所设计的JPEG编码器满足应用需求;最后,对JPEG编码器进行了超大规模集成电路(VLSI)硬件实现,在SMIC180 nm工艺下,用Synopsys Design Compiler对设计进行综合,用Cadence SOCEncounter对综合后的门级网表进行布局布线,物理实现结果如下:工作在100 MHz下,芯片的功耗为460 mW,最终布局布线之后的面积为10.7 mm~2。所设计的编码器可以作为IP核应用于其他图像或者视频处理芯片之中。     

一种JTAG主控器芯片的改进设计与逻辑实现

提出了对JTAG主控器的一种改进方法，并在逻辑上实现了这一改进。改进后的主控器可以提供连续寻址16B存储器页空间的访问方式，从而为测试软件程序员提供了良好的平台。仿真表明该芯片通史提供满足IEEE P1149。1协议的测试信号。     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要.研究了目前较常用的边界扫描测 试技术的原理.结构,并给出了边界扫描技术的应用.重点研究了基于边界扫描的外测试方式.即电路板上芯片间 连线的固定故障.开路和短路故障的测试,利用硬件描述语言-Verilog设计出TAP控制器,得到TAP状态机的仿 真结果.     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大，芯片的可测性设计正变得越来越重要。研究了目前较常用的边界扫描测试技术的原理、结构，并给出了边界扫描技术的应用。重点研究了基于边界扫描的外测试方式，即电路板上芯片间连线的固定故障、开路和短路故障的测试；利用硬件描述语言Verilog设计出TAP控制器，得到TAP状态机的仿真结果。     

VLSI－CAM系统的设计与实现

介绍国内首次设计和开发的超大规模集成电路生产计算机辅助制造（ＶＬＳＩ－ＣＡＭ）系统。描述了集成电路（ＩＣ）芯片生产计算机管理系统的软件结构，工艺管理模式，生产调度原则，ＩＣ生产质量管理等。该系统可以小型机或４８６微机为主机，配置多台中西文图形终端及３８６／４８６微机，形成多用户系统与局域网并存的硬件环境。采用ＯＲＡＣＬＥ和ＳＹＢＡＳＥ数据库系统设计开发了两套系统。并已在国内外几家集成电路生产工厂安装使用，取得了很大的经济效益。     

基于忆阻器的多路复用器设计与实现

结合忆阻器蕴含逻辑和非蕴含逻辑的运算特点,设计2-1和4-1多路复用器电路并提出其实现方法.利用蕴含逻辑和非蕴含逻辑自带"或"和"与"运算的特性,对多路复用器的逻辑表达式进行等价变换,运用2种逻辑的迭代运算实现2-1和4-1多路复用器.同时,通过调整逻辑执行的顺序提高忆阻器单元的复用率和精简操作流程.HSPICE仿真实...     

边界扫描技术及其在VLSI芯片互连电路测试中的应用

本文介绍了支持JTAG标准的IC芯片结构、以PC机作平台,针对由两块Xilinx公司的xc9572_pc84芯片所互连的PCB板,结合边界扫描技术,探讨了芯片级互连故障的测试与诊断策略。体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。     

一种I2C主控器IP核的设计与FPGA实现

介绍了一种I^2C主控器件IP核的系统结构确定、模块划分、系统仿真方法及综合过程,在Xillnx公司的SpartanⅡ FPGA上实现了设计,并使用软逻辑分析仪观测I^2C核工作的过程,最后与微处理器核协同进行板级测试,证明所得到的用Verilog HDL语言编写的IP核能够用于SOC（系统芯片）的构建。     

全流水FFT处理器的VLSI设计与实现

提出了一种适用于OFDM系统的快速全流水FFT处理器结构.考虑时域抽取(DIT)和频域抽取(DIF)算法的有限字长效应,采用DIF算法.首先对FFT碟形变换的复乘法进行简化,然后提出相应的流水线碟形处理单元(BPE),最后采用0.13μm1.08 V CMOS工艺实现了64点基2 DIF FFT处理器.综合结果显示,该处理器能够工作在200 MHz,面积和功耗分别为2.9 mm2和15 mW.提出的全流水FFT处理器能够广泛应用于WALN、DVB-T、ADSL以及其它基于OFDM的多载波系统.     

一个基于TWAIN扫描系统的设计与实现

介绍了TWAIN的基本原理,提出了一种基于TWAIN的扫描系统的实现方案,并结合实际问题,阐述了这一方案的具体实施。     

基于防火墙的网络边界安全的设计与实现

本文在明确网络边界安全重要性的基础上,分析了防火墙技术,并进一步详细研究了网络边界安全系统的设计与实现,涉及到并联防火墙的边界体系结构以及网络边界流量的控制,有效地保证了网络边界通信的安全性。     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

边界扫描测试实验系统的设计与开发

根据数据域测试及仪器课程教学的特点和需要,设计了一个典型的边界扫描测试系统作为课程实验。实验系统主要由计算机、USB-1149控制器和四通道被测电路板等3个部分组成。首先介绍了系统的层次架构,然后针对自主研制的USB-1149控制器的软、硬件设计实现过程,进行了详细的描述。学生通过该实验的学习可以加深对可测性设计和边界扫描等概念的理解,领会数字系统测试和故障诊断的复杂性和重要性。     

基于VerilogHDL的PCM采编器设计与实现

介绍了PCM采编器的工作原理,阐述了采用VerilogHDL语言运用EDA方法设计及实现仿真与下载过程,并介绍了PCM采编器在通信及广播领域的广泛用途.     

基于SES通用爬行器的设计与实现

基于SES开发通用爬行器,可以对企业数据库、门户网页、文档文件、办公系统内容等进行抓取和分析,提取企业级用户所关注的信息,并对抓取的数据进行索引,存储到索引库当中,以及提供增量爬行机制,系统界面友好,准确高效.     

边界扫描结构的设计及仿真

在集成电路高速发展的今天,许多传统形式的测试技术受到越来越多的挑战。就测试技术本身而言,其作用和地位不再是集成电路生产的末端环节,而是作为一种前端环节对整个系统的设计都有着至关重要的作用,这就要求工程师在电路板设计之初就必须考虑后期的测试问题,即可测试性设计,边界扫描作为一种结构化的DFT技术,它的出现为集成电路板板级测试提供了一个更加先进和便捷的策略。该文剖析了支持边界扫描标准的芯片结构,并通过VHDL语言对其进行建模,完成边界扫描结构的软核设计及仿真。