中子辐照半绝缘硅衬底上的SOI技术

本文描述了一种新奇的 SOI 技术:中子辐照单晶硅形成半绝缘材料,经激光扫描退火恢复表面层的半导体特性并由此组成了 SOI 结构。在这个结构上我们制作了 n 沟 MOSFET。本文研究了这种半绝缘层的性质,这种技术的工艺流程和条件以及用这种方法制得的 MOS 器件的性能.     

SOI MOSFET浮体效应与抑制的研究

提出了一个新的物理解析模型分析薄膜ＳＯＩ ＭＯＳＦＥＴ强反型上的浮体效应,该模型考虑了器件的各种寄生电流成分,着重研究了浮体电位肛春对其他器件参数和各寄生电流成分的影响,成功地解释了器件处于背界面积累状态时的Ｋｉｎｋ现象和器件的异常击穿机理。根据所建乳体效应物理模型,研究了器件参数对ＳＯＩ ＭＯＳＦＥＴ浮体效应影响关系。     

DSOI,SOI和体硅MOSFET的特性测量比较

严重的自热效应和浮体效应是绝缘体上硅(SOI)器件的主要缺点.绝缘体上漏源(DSOI)结构的提出就是为了抑制SOI器件中的这两种效应.为了实现DSOI器件结构并且研究DSOI器件的特性,和SOI器件与体硅器件进行对比,采用新型的局域注氧工艺成功地在同一管芯上制作了DSOI、体硅和SOI 3种结构的器件.通过对3种结构器件的电学特性和热学特性的测量比较,证明了DSOI器件成功地抑制了浮体效应,并且大大降低了自热效应.由于DSOI器件漏、源区下方埋氧层的存在,在消除了SOI器件严重的自热效应和浮体效应的同时,保持了SOI器件相对体硅器件的电学特性优势.DSOI器件成功地结合了SOI器件和体硅器件的优点,并且克服了两者的缺点,是一种很有希望的高速低功耗新器件.     

基于SOI的可变电容的特性分析

提出了一种利用二维器件与电路模拟器ISE中的AC分析提取可变电容主要参数的方法,利用它对一种基于SOI的三端可变电容(栅控二极管)进行了模拟研究,并分析了几个主要结构参数对SOI变容管性能的影响.结果显示,栅氧厚度、硅膜掺杂、硅膜厚度等结构参数会对SOI变容管的调节范围和灵敏度有直接影响.在模拟中,还观察到了当栅氧厚度很薄时,多晶硅栅耗尽导致的可调电容的变化范围不规则变化的现象.该研究结果可为SOI可变电容的进一步实验设计和优化以及建模工作提供指导方向和依据.     

SOI技术的现状、趋势和挑战

本文通过讨论SOI芯片的制作、SOI电路的特性、典型SOI器件的结构和性能阐述了SOI技术的现状，同时介绍了与SOI技术未来有关的一些关键问题．本文还强调了为了在商业领域与体硅材料竞争SOI材料面临的挑战。     

高阻硅衬底MOS结构共面波导的偏压特性

提出一种新型高阻硅(电阻率ρ>8kΩ.cm)衬底MOS(metal-oxide-semiconductor)结构的凸起式共面波导。给出了其在50MHz～40GHz频段的插入损耗和回波损耗测试结果,以及在-40V～+40V直流偏压下散射参数的变化。结果表明,随着偏压的变化,回波损耗在Ka波段极值点的频率和幅值均会产生偏移,插入损耗极值点的频率基本没有偏移,只存在幅值偏移。共面波导的损耗偏移与MOS结构的Si-SiO2界面效应有关,在凸起式共面波导损耗的偏压实验中,观察到与传统MOS结构共面波导相反的曲线,并尝试给出了理论解释。该文设计的共面波导在35GHz下实现了小于-0.010dB/mm的损耗,优于Ka频段硅衬底共面波导已报道的结果。     

500V／11AVDMSOFET的研究

在理论分析的基础上，设计制作了５００Ｖ／１１ＡＶＤＭＯＳＦＥＴ芯片，并且进行了失效分析，从而进一步解决了设计和工艺中存在的问题，提高了成品率，最后指出了今后努力的方向。     

硅衬底硫化锌薄膜发光器件的研制

用双舟热蒸发技术在硅衬底上制备硫化锌电致发光薄膜．用XRD、XPS技术和电致发光谱分析技术．研究该薄膜的微结构与发光特性．发现硅衬底上硫化锌薄膜与硫化锌粉末在晶体结构上存在差异，掺入的稀土元素铒呈三价．电致发光谱为Er^3 的发光谱线．硅衬底硫化锌发光薄膜器件可与硅器件工艺兼容．     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

高k栅介质SOI nMOSFET正偏压温度不稳定性的实验研究

对高k栅介质SOI nMOSFET器件的PBTI退化和恢复进行实验研究, 并且与pMOSFET器件的NBTI效应进行比较, 分析PBTI效应对阈值电压漂移、线性及饱和漏电流、亚阈摆幅和应力诱导漏电流的影响。结果显示, PBTI的退化和恢复与NBTI效应具有相似的趋势, 但是PBTI具有较高的退化速率和较低的恢复比例, 这会对器件的寿命预测带来影响。 最后给出在PBTI应力条件下, 界面陷阱和体陷阱的产生规律及其对器件退化的影响。     

用Marker技术和沟道方向的RBS研究等离子体阳极化膜

等离子阳极化是一种低温半导体材料氧化技术。本文用Marker技术证实了这种膜的氧化机制,并用RBS测量研究了过渡层厚度和膜的成分。并介绍了实验方法与结果。     

多循环快速热退火诱导普通玻璃衬底非晶硅薄膜晶化

介绍一种使用快速热退火设备,经多次循环退火诱导,在普通玻璃衬底上生长非晶硅薄膜晶化的实验方法.利用拉曼（Raman）光谱、原子力显微镜（atomic force microscope,AFM）、紫外可见分光光度计（UV-VISspectrophotometer）和霍尔（Hall）测试系统对薄膜的结构、形貌及电子迁移率进行测试.结果表明,当退火温度达到680℃时,薄膜开始出现晶化现象;随着快速热退火次数的增加,拉曼光谱在500 cm^-1处测得多晶硅特征峰;在循环退火5次后,其最佳晶化率达到71.9%,光学带隙下降,晶粒增大,载流子迁移率提高.     

利用脉冲激光剥蚀技术制备PZT铁电薄膜

利用脉冲激光剥蚀技术在抛光的硅片上制备出了Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３铁电薄膜．经过淀积后的激光退火工艺，大大改善了这种膜的铁电性．研究了影响薄膜性能的多种因素，利用Ｘ射线衍射，分析了薄膜的结构．测量了薄膜的居里温度和电滞回线     

PCVD法渗6.5%Si的动力学问题研究

提高硅铜片磁性能的最佳途径是提高钢片的硅含量。本研究采用等离子体化学气相沉积(PCVD)法，在(0．1～0．3)mm厚的普通硅钢片表面上涂硅，然后进行短时间高温扩散处理。结果表明：硅钢片的Si含量可达到6．5％，磁性能有很大改善。在(460-600)℃范围内渗硅，其它条件不变，渗硅速度随着温度的升高而降低，这是由等离子体反应的特殊动力学和热力学性质所决定。     

激光脉冲法研究多孔SiO2薄膜的纵向热导率

采用激光脉冲法成功地测量了Si基底上多孔SiO2 薄膜的纵向热导率 .致密SiO2 薄膜的热导率测试数据与已有多篇文献报导值一致 .对多孔SiO2 薄膜的热导率测试结果表明 :薄膜化有利于降低材料的热导率 ,提高隔热效果 ;随着孔率增大 ,薄膜热导率明显下降 ;溶胶 凝胶法制备的孔率为 4 0 %的SiO2 多孔薄膜的热导率为 0 11W /m·K ,属隔热材料 .     

氢等离子体退火对氢化非晶硅结构有序度的影响

室温下利用氢等离子体退火技术对氢化非晶硅(a-Si：H)薄膜进行处理，通过傅立叶红外、光吸收、拉曼光谱3种测试手段对非晶硅的微结构进行了分析，发现不同的退火时间对a—Si：H的微结构影响很大，氢等离子体在与薄膜的化学反应过程中主要表现为原子氢(H^0)与薄膜的反应．化学势很高的H^0能将Si—Si弱键转变成Si—Si强键．硅网络结构发生弛豫，使结构由无序向有序转变，从而能够降低晶化温度与退火时间．