基于AD9858的DDS＋PLL频率合成器

基于锁相频率合成技术（PLL）和直接数字频率合成技术（DDS）各有其优缺点,文章将两者结合,提出设计方案,并给出了主要的硬件电路设计,以产生符合预期要求的雷达信号。设计以AD9858为核心器件,输出DDS频率信号,为PLL提供参考输入信号。PLL中的鉴相器采用ADF4107,同时利用FPGA对两者进行方便的控制,可以获得较快的频率转换时间,相位噪声为-90dBc/Hz且杂散优于-70dBc的雷达信号。最终得到一个综合指标较高的系统。     

一种基于DDS和PLL的Chirp超宽带信号源设计与实现

Chirp超宽带具有峰值平均功率比(peak to average power ratio,PAPR)接近为1、测距定位能力强等优势,能够有效解决传统的超宽带技术存在的PAPR过大、传输距离短等问题,设计并产生Chirp超宽带信号是实现该通信系统的关键技术之一.提出了一种高性能Chirp超宽带信号源方案,通过采用现场可...     

DDS频率源设计

频率合成是一种频率模拟(或数字)技术,通过对振荡源的振荡频率进行加、减、乘、除(混频,倍频、分频等)的方法,获得大量高稳定度的频率,再通过人工或自动(程序控制)的方法加以控制,实现各种频率变换、合成各种不同的信号。采用DDS技术,以AD9854芯片为核心,以单片机芯AT89S52为主控机,设计一种结构简单、性能优良的频率综合源。     

一种基于FPGA技术的直接数字频率综合器的设计

本文在ＳＴＥＬ－１１７８的基础上给出了一种节省正弦查寻表（Ｒｏｍ）容量的方法，介绍了一种基于ＦＰＧＡ技术的直接频率综合器的设计方案。     

一种混合有源滤波器的设计及仿真

提出一种结构简单、实用性比较强的拓扑结构,分析了混合有源滤波器(HAPF)各部分器件参数选取的方法,其次对基于瞬时无功功率的i p iq方法进行分析。将广义积分控制器引入电流补偿控制环节中,并通过仿真对比,验证了在跟踪变化的周期信号时,它的稳态精度与动态响应速度都比传统的PI控制器具有优势。     

基于DDS＋PLL频率合成技术的跳频信号源研究

本文分析了DDS与PLL的工作原理和基本结构,提出以DDS直接激励PLL的频率合成方法,给出了DDS模块、PLL模块和控制单元模块的硬件选择和具体电路设计方法。通过在EDA软件环境下进行设计及仿真,最终利用EPM570T100C、AD9910、ADF4113和ROS-1250W等芯片完成了跳频信号源硬件电路设计。经测试分析,DDS＋PLL的频率合成器可输出840~960MHz、频率分辨力小于1Hz的频率信号,适用于高速跳频通信系统。     

一种基于混合频率的微处理器设计方法

为了在微处理器结构优化的同时保持合理的硬件开销,提出了一种混合频率策略.它允许流水线模块根据各自逻辑复杂度选择不同的工作频率;通过提高简单模块的工作频率,并增加复杂模块的并行度,以实现流水线的指令吞吐率的优化.实验表明,相比商业化的处理器,该策略下的超标量结构在保持电路和功耗开销的同时,指令吞吐率平均有23%的提高.     

UHF波段PLL频率合成器的设计

介绍了锁相环频率合成技术的基本原理、特点及应用,并给出了一个以TDD1742T为核心芯片的UHF波段（900MHz）PLL频率合成器的设计方案.     

一种基于调谐频率设计双调谐滤波器的新方法

针对双调谐滤波器的参数设计问题,提出一种基于调谐频率设计双调谐滤波器的方法.利用双调谐滤波器与2个并联的单调谐滤波器阻抗等效的原理,研究双调谐滤波器中串联谐振支路电感、电容和单调谐滤波器谐振频率、电容的关系,从而确定双调谐滤波器串联支路和并联支路的谐振频率.利用单调谐滤波器的谐振频率是双调谐滤波器的零点,确定并联支路的电感,结合并联支路的谐振频率确定并联支路的电容.该方法可以简化双调谐滤波器的设计运算,实例展示了该方法双调谐滤波器阻抗特性曲线,仿真分析表明:依据该方法设计的双调谐滤波器的滤波效果良好.     

一种基于ΣΔ调制的RFID分数频率综合器

提出一种基于∑?调制的RFID分数频率综合器的设计方案，并详细分析方案的性能指标.仿真结果表明该方案能有效地解决频率杂散问题，可抑制频率综合器在中等频偏处的相位噪声，因此在RFID系统中具有广泛的应用前景.     

直接数字频率合成器DDS的设计

在分析直接数字频率合成器 DDS工作原理及杂散影响的基础上,以 8031单片机和 CPLD芯片 FLEX10K为主要硬件进行设计.设计过程采取了改善杂散的措施,测试表明 DDS能产生 0～ 11MHz的正弦输出信号,频率分辨率达到 0.1Hz,满足电子系统的一般要求.     

一种DDS频率源中相位截尾误差的算法

根据DDS原理结构,从理想模型出发,分析了DDS中相位截尾对频谱的影响,给出相位截尾误差谱分布规律,提出一种相位截尾误差谱算法,没有采用近似处理,适合任意波形数据表地址字长、短,算法快速,精度高。     

一种新的混合噪音滤波器加速算法

混合噪音滤波器MNF是目前滤波效果最好的算法之一,然而,由于它采用非局部算法思想,所以存在较大的计算负担,针对该不足,提出一种基于均值和方差相似性的加速算法(FMNF).该算法之关键思想是对邻域像素预分类,把两像素的均值比和方差比均在给定阈值范围内(接近于1)的邻域像素分为一类,视为相似像素,相似的像素参与滤波计算,不...     

一种基于功率互补对的混合滤波器组的设计

提出了一种满足近似完全重构的两通道混合滤波器组(HFB)的设计方法.该方法利用由数字共轭正交滤波器组的完全重构特性推导出的功率互补对来分解输入信号带宽,保留了数字共轭正交滤波器组的功率互补特性和无损特性,克服了传统的HFB在0 频率点和低频区域混叠误差较大的缺点.利用遗传算法优化设计模拟滤波器的参数,并利用逆傅里叶变换实现了数字综合滤波器的设计,保证了近似完全重构.仿真结果表明,采用该方法设计的HFB在输入信号带宽内所有频率点上都具有小于-104 dB的混叠误差,能满足16 bit有效位数模数转换系统的需要.     

一种实用的混合有源电力滤波器的设计和仿真

提出了一种结构简单,实用性比较强的拓扑结构,分析了混合有源滤波器(HAPF)各部分器件参数选取的方法,并介绍开关管关断尖峰电压的抑制措施;实验仿真结果表明,这种混合有源滤波器较好地发挥了无源滤波器(PF)和有源滤波器(APF)的优点,并减小了系统的容量,具有良好的无功电流和谐波电流补偿效果.     

一种程控放大滤波器设计

利用AD620仪表运放、TL084、DAC转换器MAX527、可编程有源开关电容滤波器LMF100及DDS集成芯片AD9854等,设计了以单片机为控制核心的交流小信号程控放大和程控滤波器,程控滤波可实现四阶高通、低通以及带通滤波,放大器增益和低通、高通截止频率均可实时键盘调整,并介绍了设计的详细方法和原理.     

雷达频率综合器两种合成形式的探讨

雷达频率综合器具有重要的通讯功能,是雷达系统中的重要组成部分,在军事应用中起着重要的作用。本文主要是从雷达频率综合器的概念进行阐述,对其研究背景和工作原理进行分析,对两种合成形式测试、比较,对新的雷达频率综合器进行探讨。随着科学技术的提高,雷达的性能也发生变化,性能的优越性凸显出来,对雷达全面发展提出要求。通过各种方式的运用,找出适应频率之间的空间和距离,对设计进行优化要求设计人员在保证其性能的前提下,对频率综合器进行合成,在合成的过程中选取优化方案。     

一种应用于汽车雷达的SIW带通滤波器

使用HFSS仿真软件设计了基于基片集成玻导（substrate integrated waveguide,SIW)的带通滤波器。在SIW腔体中加入金属圆柱扰动,形成带通滤波器,并通过调节扰动金属柱的半径来调整带通滤波器的频带宽度和中心频率,最后在Rogers 5880介质基板制作实物。测试结果表明:中心频率为24 GHz,通带内插入损耗2.4 dB、回波小于-15 dB的带宽为300 MHz。仿真结果和实验测试结果基本相符。此带通滤波器能够应用在汽车雷达系统中。     

多模式定位系统接收机中的分数频率综合器

针对单一的全球定位系统中接收性能易受环境影响的问题,提出了一个应用于3个定位系统、7种模式的多模式定位接收机中的分数频率综合器.通过改进的电流泵电流校正方法和提高谐振回路Q值等各种降低相位噪声的方法,达到了每种模式工作的稳定性和低相位噪声性能;以改进的多模分频器和3阶MASH1-1-1Σ-Δ调制器实现了7个频点的精确输出和各模式的快速锁定;在多模分频器中使用简单的电路将分频比的范围从64~79扩展到64~95.仿真结果表明,在每种模式下带内相位噪声(相对于载波的相噪声)均小于-90 dB,带外频偏1 MHz处相位噪声均小于-119 dB,杂散抑制(相对载波)均大于56.4 dB,各个模式锁定时间均小于18μs,1.8 V电源条件下的功耗为15.12 mW.     

基于MC145159的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.