FPGA实现流水线结构的FFT处理器

针对高速实时信号处理的要求,介绍了用现场可编程逻辑阵列(FPGA)实现的一种流水线结构的FFT处理器方案.该FFT处理器能够对信号进行实时频谱分析,最高工作频率达到75 MHz.通过对采样数据进行加窗处理来减少了频谱泄漏产生的误差.为了提高FFT工作频率和节省FPGA资源,采用了由1 024点复数FFT计算2048点实数FFT的算法.此外还介绍了一种计算复数模值的近似算法.     

基于FPGA的8K点FFT的设计与实现

采用4K点复数FFT实现8K实数点FFT;数据存储单元采用双口乒乓RAM结构;采用级联结构流水线的设计方式,基4蝶形结构完成前6级的运算,双基2蝶形结构完成最后一级运算;使用块浮点溢出检测.实验结果表明,在时钟周期为8.74ns的正常状态下,采用FFT处理器实现8K实数点FFT仅需要35.799μs,达到了高速运算的目的.     

用高密度可编程逻辑器件实现参数化FIR滤波器

从提高FIR滤波器的处理速度出发，在传统结构的基础上导出减少乘、加次数的优化结构，并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算，提高滤波器的工作速度并节省器件资源。最后，利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计，达到了硬件实现参数化FIR滤波器的目的。     

基于CPLD实现可扩展(I)FFT处理器的设计

提出了基于CPLD(复杂可编程逻辑器件)实现傅立叶变换点数可灵活扩展的高速FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、读/写RAM地址规律、补码实现短点数FFT阵列处理结构以及补码实现CORDIC(坐标旋转数字计算机)算法的流水线结构等,输入数据速率为20 MHz时,1024点FFT运算时间约为50 us.     

DFT与FFT在实际应用时的性能比较

分析了离散傅立叶变换 (DFT)和它的快速算法 (FFT)的计算 ,对DFT和FFT在应用时的特点作了深入的比较 ,提出在某些实际应用场合DFT比它的快速算法FFT更有优势     

局部流水FFT处理器设计

讨论局部流水FFT处理器中的两个主要模块:蝶形运算流水线和地址产生器的设计.基于对基2蝶形单元的"深"反馈,提出一种称之为R2SD2 F(radix-2single"deep"delay feedback,基2单路深度延时反馈)的流水线结构.该流水线中的蝶形处理单元仅由两个复数加法器组成,可以工作在基4/基2/直通三种模式下,因此由两个如此蝶形处理单元组成的R2SD2F流水线可以在一次循环中选择完成基16/基8/基4/基2运算.在完成长为N(假定N为4的整数次幂)点的DFT运算时,该流水线所需的主要硬件有log4N-1个复数乘法器和2log4N个复数加法器.作为一个整体,给出局部流水FFT处理器中的地址产生方法和旋转因子存取结构.     

快速傅立叶变换在数字信号处理器上的实现研究

结合数字信号处理器的性能特点,对基2、基4、分裂基和Bruun FFT等快速傅立叶交换算法及其在TMS320C30上的实现进行了研究,开发出高效的FFT算法和程序。     

专用FFT实时信号处理器的硬件实现研究

在选择并具体分析FFT基4-DIT算法流程结构基础上，利用现场可编程门阵列(FPGA)设计开发了实时FFT信号处理器。全部设计方案采用VHDL描述，并在Xilinx公司的大规模可编程逻辑器件XC4085VL上实现。运行速度达到实时要求。     

CCD相关跟踪器中的32点复数序列FFT研究

分析了CCD相关跟踪器的基本结构,将其应用在中国小行星上天系统,分析了其必要性和重大意义,并针对卫星观测系统中相关跟踪器对高精度实时图像跟踪的要求,通过对各种算法的比较,研究设计了CCD相关跟踪器中的核心模块--利用现场可编程门阵列(FPGA)的快速傅立叶变换(FFT)模块.     

快速傅立叶变换在数字信号处理器中的实现

介绍了几种快速FFT算法的比较,对基-2FFT算法的特点进行了研究和总结,详细论证了FFT在数字信号处理器中实现需要解决的关键技术问题.给出了FFT在TMA320F206数字信号处理器上实现的流程图.最后通过试验验证了所述方法的正确性.     

可编程逻辑器件在嵌入式系统中的应用

针对当前嵌入式系统的特点，提出了一个采用“微控制器＋可编程逻辑器件”的系统结构来解决其所面临的问题。这种系统结构不但可以弥补嵌入式系统本身的一些不足，而且加入了它原先所不具备的一些特性。通过2个设计实例具体阐明了如何来设计这种结构的嵌入式系统。     

全流水FFT处理器的VLSI设计与实现

提出了一种适用于OFDM系统的快速全流水FFT处理器结构.考虑时域抽取(DIT)和频域抽取(DIF)算法的有限字长效应,采用DIF算法.首先对FFT碟形变换的复乘法进行简化,然后提出相应的流水线碟形处理单元(BPE),最后采用0.13μm1.08 V CMOS工艺实现了64点基2 DIF FFT处理器.综合结果显示,该处理器能够工作在200 MHz,面积和功耗分别为2.9 mm2和15 mW.提出的全流水FFT处理器能够广泛应用于WALN、DVB-T、ADSL以及其它基于OFDM的多载波系统.     

专用FFT实时信号处理器的硬件实现研究

在选择并具体分析 FFT基 4—DIT算法流程结构基础上 ,利用现场可编程门阵列( FPGA)设计开发了实时 FFT信号处理器。全部设计方案采用 VHDL描述 ,并在 Xilinx公司的大规模可编程逻辑器件 XC40 85 VL上实现。运行速度达到实时要求。     

可编程逻辑器件PLD的故障检测与诊断

本文提出的可编程逻辑器件易测试方法，充分利用了ＰＬＤ本身固有的可编程特点，简化了器件故障诊断的难度；所有延时、逻辑故障全部可以检测，对延时故障和交叉点故障具有诊断功能，故障检测、诊断十分简便     

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律，针对数字逻辑延时单元核的数学模型，采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核，通过数字核复用建立了多延时单元部件，并运用电子设计自动化软件，通过选择不同的复杂可编程器件对延时单元进行了仿真分析、结果表明，数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关．所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据．     

基于C/E系统监控器的CPLD实现

文章给出了用复杂可编程逻辑器件 (CPLD)实现离散事件动态系统 (DEDS)监控器的方法 首先用Petri网中的条件 /事件系统 (C/E系统 )对DEDS建模 ,然后使用Petri网工具对模型进行分析 ,并根据控制要求设计出Petri监控器 ,最后用CPLD实现之 这不仅使Petri网有了硬件支持 ,而且也为逻辑控制器的设计提供了一种新的方法 文中给出了猫和老鼠迷宫问题基于C/E系统监控器实现的例子     

高速浮点FFT处理器的FPGA实现

介绍了一种基于FPGA的1024点自定义24位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。采用流水的方式提高了系统的处理速度,使计算与存储器读/写等操作协调一致;浮点算法使得系统具有较高的处理精度。该设计方法可以广泛应用于高速数字信号处理领域。     

基于FPGA的高速FFT处理器的设计与实现

针对高速实时信号处理的要求,提出了4096点快速傅立叶变换（FFT）处理器在现场可编程门阵列（FPGA）中的设计与实现方法。该方法采用了按频率抽取（DIF）基4算法和6级流水线结构,每级均采用FIFO存储器实现延迟功能,和四路转接器一起共同完成序列的码位抽取。为了避免数据溢出,采用块浮点结构来表示数据,节省了器件资源。实验结果表明,该方法在保证运算精度和实现复杂度的同时,提高了处理器的数据时钟频率和处理速度。     

超高速FFT处理器的研究

提出了在现场可编程门阵列(FPGA)上实现512点基-8快速傅里叶变换(FFT)算法的设计方案.方案采用了单芯片超高速的FFT处理器结构,满足了实时信号的处理要求.通过采用基-8算法、流水线结构以及32位的浮点数据,提高了FFT的运算速度并减少了FPGA内部的资源占用.本设计方案在100MHz的时钟下,完成了512点基-8 FFT运算需要,满足了高速数字信号处理的要求.