带DLL反馈的延迟内插法TDC在FPGA上的实现

本文设计了在FPGA上实现的一款带全数字的延时锁定环(DLL)反馈的TDC电路,该TDC采用了延迟内插法延迟链结构.解决了利用FPGA配置电路对FPGA内部开关参数进行高低温(-55~125℃)测试的问题.延迟链选择的是FPGA中快速进位链,在0.18μm工艺FPGA上,分辨率在25℃下能达到167ps.与另外一种在反熔丝结构FPGA上实现的TDC相比,分辨率在0℃,25℃,50℃分别提高了16.8%,16.5%,16.7%.在相同温度下,分辨率的变化基本保持一致,但反熔丝FPGA上的TDC需要对编码链进行反复的调整,而本文的TDC通过DLL锁定就可以完成对延迟链的调整,大大减小了开发和设计的时间和成本.     

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.     

用于非扫描3D激光成像的精密计时电路设计

针对目前带读出电路(ROIC)的APD阵列国内还缺乏产品的问题,设计采用一种高精度数字时间转换芯片(TDC-GP21)来测量激光脉冲在空中的飞行时间,从而得到目标的距离信息,实现高分辨率的距离图像. 利用FPGA控制时间数字转换芯片设计了非扫描3D激光成像的精密计时电路,进行了程序仿真与实验. 仿真结果表明设计的精密计时电路能够呈现出目标的距离图像.      

一种基于FPGA快速进位链的时间数字转换电路

设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.     

应用于时间数字转换器的补偿校准算法及电路

文章提出一种基于相位内插型时间数字转换器(time-to-digital converter, TDC)的补偿算法及校准电路,通过该电路能有效地解决由于亚稳态和PVT(process, voltage and temperature)因素变化引起的TDC的采样错误,并且不需要额外的计数器、锁频电路或基于统计方法学的复杂结构。基于该方法的TDC电路采用CMOS 0.110μm工艺设计实现,版图面积仅为380×140μm²,在1.2 V电源下功耗为4.2 mW。仿真结果表明：系统分辨率为104 ps,最大微分非线性(differential nonlinearity, DNL)和积分非线性(integral nonlinearity, INL)分别为0.3、2.5 LSB,证明依据该算法的TDC电路具有良好的时间精度和线性度。     

TDC（数字时间转换）测量技术在飞机机体变形上的研究

飞机在高空飞行时,由于空气阻力以及机体内外存在大气压差,机体内外会产生一个作用力.由于这个作用力,使得机体会产生一个微小的变形.这种变形在机鼻与机翼处尤为明显,影响飞机的空气动力特性.因此,很有必要研制能够精确测量机体变形的测力装置.TDC时间数字测量系统由于其特殊的转换原理,抗干扰能力强,因此本文采用了此种测量系统.本文讨论了基于TDC的测量转换原理.另外,也讨论了在工程测量中应变测量的硬件实现和温度偏移、零点偏移的调整.     

八通道高分辨飞行时间谱仪系统研制

核脉冲信号的时间谱是粒子物理与原子核物理等研究领域所需获取的基本实验信息.在惯性约束聚变（ICF, Inertial Confinement Fusion）中子能谱分布的测量中要求时间分辨谱仪具有多通道同时测量的功能.为此, 研制了一套八通道高分辨飞行时间谱仪系统.该系统采用恒比定时方法进行时间检出;ACAM公司生产的TDC GP2时间测量芯片作为时间测量的核心部件;可编程逻辑器件（FPGA, Field Programmable Gate Array）通过串行外围接口（SPI, Serial Peripheral Interface）控制4片TDC GP2芯片实现了八通道时间间隔测量.使用信号发生器对系统进行了时间分辨能力的测试和标定研究, 其电子学时间分辨率可达60ps.     

基于FPGA的SD转换器的设计与实现

文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。     

基于FPGA的PSK解调器实现

自适应调制系统要求其解调器能够对多种调制方式进行解调。通过研究发现,采用合理电路结构与算法,可使基于FPGA(field-programmable gate array)的PSK(phase shift keying)数字解调器在仅改变部分电路结构的情况下,对多种PSK调制方式进行解调。对一些现有解调技术进行探讨,并利用这些算法,设计了一种基于FPGA的可实现解调多种PSK调制方式的数字解调器。并通过ISE与ModelSim软件,在Xilinx公司的XC4VLX60芯片上进行了实现。综合和仿真结果表明,解调器工作效果良好,可应用于自适应调制系统中。     

一种DPLL的FPGA实现及其特性仿真

基于VHDL语言设计了一种面向声波定位的数字锁相环。介绍了数字锁相环路主要模块的结构,利用FPGA实现了这种数字锁相环。通过理论与仿真分析的方法对其性能进行了研究,其技术参数符合声波多普勒频率偏测量要求。     

频率变换法在宽频带相位测量系统中的应用

为了实现宽频信号的相位测量,需要运用信号变换理论对输入信号的频率进行转换。基于频率变换法分别提出了采用模拟乘法器和高速模拟开关作为核心芯片,对宽频带数字测相系统的频率转换单元进行设计。通过将两种设计方案在实际测量系统中的运用,证明设计方案思路正确、性能可靠。尤其是利用高速模拟开关设计的频率转换电路具有成本低、电路简单、效果好等优点。     

基于FPGA的数字扫频系统SOC设计与验证

面向教学、科研、产业科技创新等，基于FPGA对数字ICs与系统SOC进行开发。首先阐述了工程化开发方法和步骤，然后采用组合设计与模块化设计相结合方法，描述了基于低PLL宏模块配置FPGA器件的数字扫频系统的设计与验证。结果表明：一方面，通过实践能有效引导相关专业人员运用所学专业基础与技能，领悟数字ICs与系统的工程化设计思想，掌握采用合理的方法简化复杂系统设计开发要旨，提升科技创新能力；另一方面，所开发的数字扫频系统实现了“手/自一体双向循环扫频脉冲输出及输出脉冲频率值测量”的系统功能，且与传统的面向模拟电路与系统频率特性测试的扫频系统相比，无需MCU、DDS及片外L、C和模拟电路。     

75 ps精度GM-APD阵列像素读出电路设计（英文）

提出了1种用于激光3D成像的中等规模盖革模式雪崩光电二极管(GM-APD)阵列的像素读出电路.根据时间飞行(TOF)原理,像素读出电路主要由两部分组成:有源淬火电路(AQC)和时间数字转换器(TDC).所采用的TDC是两段式粗细结合的架构,成功实现了时钟频率和时间分辨率的折中.基于内插技术,动态范围提高到了19 bit,而时钟频率降低为预计的1/5,显著降低了设计和应用的难度.采用延时线技术实现的4 bit细TDC将精度提高到75 ps.电路采用SMIC 0.18μm工艺设计.后仿结果显示达到了75 ps的高精度时间分辨率,对应3 km测距范围内的距离分辨率为1.125 cm.另外,总功耗为1.08 m W,且电路面积小于95×95μm~2.     

BESⅢ中的高精度同步时间放大技术研究

提出一种改进的用时间放大技术来实现高精度时间测量的方法.即使用一个与对撞时刻严格同步的外时钟来标记输入信号的时刻,生成一个宽度介于一个到两个时钟周期的时间间隔;将标记后的时间间隔进行预设倍数的放大;再用一个具有多次击中能力的时间-数字转换(time-to-digital converter,TDC)芯片测量放大后的时间间隔,并结合物理的方法反推出输入信号到达的时刻.该方法由硬件实现,经验证明其能够获得好于25 ps的时间测量精度,可以满足北京谱仪三期(BESⅢ)改造工程的飞行时间(time of flight,TOF)测量电子学部分25ps的时间测量精度要求,也可应用到其他类似的高精度时间测量系统中.     

基于VHDL和FPGA的自适应数字频率计的研究与设计

基于测频原理及FPGA的设计思想,论述了利用VHDL硬件描述语言设计自适应数字频率计的新方法.此设计自顶而下,采用模块化单元构建系统.通过软件智能设计,突破了以往改变闸门时间的方法,使自动换档的实现更加简单可靠.在具体实现上,使用开发工具ISE6.1进行软件开发,Modelsim进行仿真,并将程序下载到作为自适应数字频率计核心电路的FPGA芯片中.与传统方法比,具有外围电路简单,设计周期短,易于修改等优点.     

高分辨率双频激光回馈的位移测量方法

在分析双频激光回馈测量原理的基础上,提出了一种基于双频激光回馈原理的高精度位移测量方法,研究了双频激光回馈的基本现象并给出了理论依据,进一步在回馈光学系统基础上,对两路正交的光回馈条纹,利用电路进行细分处理:即5细分和4倍频电路相结合,细分产生的计数脉冲最后送入单片机进行计算及显示.采用可编程逻辑器件FPGA和单片机设计信号处理电路,利用FPGA实现4倍频细分,利用电阻链细分实现5细分.全部电路通过逻辑、时序仿真,验证了本方法的可行性.目前此系统可满足高精度位移测量的要求.     

基于A类铂电阻的弹体温度采集系统研究

为了提高导弹弹体温度的测量精度,提出了一种新型的基于A类铂电阻的多点采集温度传感器的设计方案。该系统采用高精度恒流源减小铂电阻功耗,四线制和对称组装式数据放大电路来减小温度漂移。五阶低通滤波器MAX280滤波后的信号经A/D转换与数字电位器X9241相连,通过AT89S52控制数字电位器调整输出的零点漂移,再采用最小二乘法进行分段拟合。经试验验证,在-50℃～400℃的温度范围内,误差<0.05℃,目前以本电路为核心的测量与控制系统已实际应用于某导弹系统装备。     

基于TDC_GP21的激光测距仪设计

为提高激光测距仪测距精度,采用ACAM公司的时间数字转换芯片TDC_GP21,设计了高精度的时间间隔测量模块,采用数据拟合算法对测距系统进行了标定,并用多项测距算术平均值的方法提高系统测距精度。测量结果表明系统电路简单、精度较高、成本更低、具有量产可行性。     

快速数字电平转换电路IP核设计

基于IP核的技术设计了一种快速数字电平转换电路.采用电压-电流-电压的方式实现不同电压域的电平转换,引入单稳态延时电路和快慢速通道提高电平转换速度和降低静态功耗,并给出了与标准CMOS工艺兼容的扩展漏极高压MOS管的优化设计.仿真结果表明:在将-5～ 5V电压域的数字电平转换成0～ 12V的电压域时,其延时可低于10ns.     

基于FPGA的转速光电传感测量系统

利用光电式测量的抗干扰性好、反应快、灵敏度高、精度高、可测范围宽的优点,对高速转轴的转速进行更精准的测量。激光器将转轴的转速参数转换成周期性的光信号,然后高速硅光电二极管将接收的光信号转换为电流信号,经模拟电路处理得到数字电压脉冲信号,再利用基于FPGA数字移相技术的高精度脉宽测量方法对数字电压脉冲信号进行测量,处理后最终得到转速的精确结果并显示在液晶屏幕上。试验结果表明,测量结果准确度高,稳定性好,适用于一般的高速测量场合。