JTAG软核设计与仿真

硬件系统的规模越来越大,复杂度越来越来高,对其进行测试也越来越困难,JTAG边界扫描技术较好地解决了传统测试的不足,边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。JTAG是符合IEEE规范的测试技术,JTAG的设计实现了测试复杂度的降低,适合进行大规模集成电路的测试。论述边界扫描技术的结构特征及软核设计方法的同时,分析了JTAG电路中数据传输的路径及电路对速度的影响,并以采样指令为例进行了功能仿真。     

基于微机的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求，提出了一种基于微机PCI总线的低成本边界扫描测试主控系统的硬件设计方案，该系统以PC机为平台，以用CPLD器件实现的JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号，并用普通的SRAM实现存存器共享，仿真表明，该系统产生的测试信号完全满足IEEE1149．1协议的时序要求，可用于IC和PCB的边界扫描测试，以及改进边界扫描测试的研究和实验。     

边界扫描技术及其在VLSI芯片互连电路测试中的应用

本文介绍了支持JTAG标准的IC芯片结构、以PC机作平台,针对由两块Xilinx公司的xc9572_pc84芯片所互连的PCB板,结合边界扫描技术,探讨了芯片级互连故障的测试与诊断策略。体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。     

基于JTAG的板级互连测试技术的研究

JTAG边界扫描机制是用于在线导通测试的新技术,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试.边界扫描技术克服了传统针床测试的缺点,而且测试费用也相对较低,这在可靠性要求高、排除故障要求时间短的场合非常适用.本文详细介绍了边界扫描技术的基本原理和结构,并提出了一种优化的测试算法,最后介绍了一种可以广泛应用、高效低廉的边界扫描测试方法,实现对芯片级、板级和系统级集成电路进行测试的功能.     

基于PCI总线的边界扫描主控器的FPGA设计与实现

在分析边界扫描测试技术的工作机制对测试主控系统的功能需求基础上,提出了一种基于PCI总线采用FPGA实现的低成本边界扫描测试主控器的硬件设计方案.该系统以PC机为平台,利用FPGA器件设计实现JTAG主控芯核,并在主控器芯核内加入FIFO,提高了PCI总线的传送速率,使用户能够利用计算机方便的组成一个边界扫描测试系统.经仿真和测试实践表明,该系统产生的测试信号完全满足IEEE1149.1协议的时序要求,对支持IEEE1149.1协议的芯片进行功能测试和PCB板的互连测试及电路故障诊断.该系统结构简单,使用方便,工作可靠.     

边界扫描技术在PCB可测性设计中的应用

运用边界扫描技术，对PCB可测性设计进行了研究，给出了具体实现方法，并实现几种电路板的可测性设计。结果证明该方法有效缩短了电路板开发周期，降低了维修测试费用，具有较大的实用价值。     

基于仿真的功能级边界扫描测试码自动生成

分析了用边界扫描测试结构实现芯片功能级测试的方法,提出了一种基于逻辑电路的仿真波形生成电路功能级边界扫描测试代码的方法．利用该方法生成的边界扫描测试矢量可以完备地描述逻辑芯片的功能,从而对数字逻辑电路实现完备、高效和廉价的功能测试．     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大，芯片的可测性设计正变得越来越重要。研究了目前较常用的边界扫描测试技术的原理、结构，并给出了边界扫描技术的应用。重点研究了基于边界扫描的外测试方式，即电路板上芯片间连线的固定故障、开路和短路故障的测试；利用硬件描述语言Verilog设计出TAP控制器，得到TAP状态机的仿真结果。     

边界扫描结构的设计及仿真

在集成电路高速发展的今天,许多传统形式的测试技术受到越来越多的挑战。就测试技术本身而言,其作用和地位不再是集成电路生产的末端环节,而是作为一种前端环节对整个系统的设计都有着至关重要的作用,这就要求工程师在电路板设计之初就必须考虑后期的测试问题,即可测试性设计,边界扫描作为一种结构化的DFT技术,它的出现为集成电路板板级测试提供了一个更加先进和便捷的策略。该文剖析了支持边界扫描标准的芯片结构,并通过VHDL语言对其进行建模,完成边界扫描结构的软核设计及仿真。     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要.研究了目前较常用的边界扫描测 试技术的原理.结构,并给出了边界扫描技术的应用.重点研究了基于边界扫描的外测试方式.即电路板上芯片间 连线的固定故障.开路和短路故障的测试,利用硬件描述语言-Verilog设计出TAP控制器,得到TAP状态机的仿 真结果.     

一个专用芯片的边界扫描测试

JTAG边界扫描测试方法是电路芯片和电子系统功能测试一种新方法，正在得到越来越广泛的应用，通过一个具体专用芯片的边界扫描测试的实现来介绍测试方法的基本原理，测试系统的硬件结构以及测试程序的编译方法。     

基于单片VLSI的边界扫描主控器的设计与实现

针对边界扫描主控器常规实现方案执行速度慢,与通用处理器配合的专用边界扫描接口芯片仍然是依靠处理器运行边界扫描软件,测试速度不高,设计灵活性受到了接口芯片的限制的问题,提出了一种基于VHDL语言描述、FPGA实现的边界扫描主控器的硬件实现方法,设计了边界扫描主控器的基本结构,完成了主控器的VHDL模块化设计,并通过Quartus II开发平台,对各模块进行时序与功能仿真,实现了边界扫描主控器的单片集成。结果表明:用FPGA实现边界扫描主控器,时序验证方便,测试码加载速度快,修改灵活、系统集成度高,是实现边界扫描技术的一种新的有效思路。     

基于故障注入及诊断的测试性研究

本文主要介绍了故障注入与故障诊断在集成电路设计上的应用以及故障注入及故障诊断对于集成电路容错性和测试性设计的意义,将集成电路的测试性设计方法———边界扫描技术与故障注入和故障诊断的方法相结合,讲述了边界扫描、故障注入及故障诊断技术的电路原理。对电路系统测试性辅助设计进行了归纳和总结。     

一种提高含边界扫描器件电路板在线测试速度的新方法

在包含有边界扫描器件的电路板在线测试（In Circuit Test,ICT)中，采用边界扫描技术可以简化高密度集成电路的测试矢量生成。但如何在ICT中减少边界扫描测试矢量从而提高测试速度，是1个重要问题。本结合1个实例，讨论了ICT中，采用伪穷举法与DeltaScan法相结合，在保证原错误覆盖率不变的情况下减少测试矢量数，增加测试速度的方法。     

可简化并行处理器设计的JTAG测试

ＪＴＡＧ（联合测试行动组织）边界扫描是芯片和系统设计的重要组成部分。文中介绍ＪＴＡＧ边界扫描的概念、技术特点，以及在芯片功能测试、系统诊断、仿真、性能分析和导通测试方面的应用。     

霉菌对化学浸银处理印制电路板腐蚀行为影响

 采用扫描Kelvin探针测试技术研究了化学浸银处理(ImAg)印制电路板(PCB)在霉菌作用下的腐蚀行为,同时通过体视学显微镜、扫描电镜结合能谱分析对PCB的腐蚀和霉菌生长情况进行了观察和分析。电镜和能谱结果表明,在湿热环境下,霉菌可以在浸银处理PCB表面附着并生长繁殖,黑曲霉菌表现出更高活性,具有优先生长特性。霉菌的生长代谢作用促进浸银处理PCB的局部(微孔)腐蚀,出现漏铜现象。结合扫描Kelvin探针结果分析表明,随着时间延长,PCB表面电位整体升高,菌落区域金属作为阳极优先发生腐蚀,腐蚀产物面积逐渐扩大。虽然腐蚀反应中生成了少量带毒性的Ag⁺,对孢子的生长代谢有一定的抑制作用,但是这并没有阻止PCB-ImAg霉菌腐蚀的发生。浸银处理工艺不能完全抑制PCB表面霉菌的生长,不能完全满足PCB防霉菌的要求。     

电路板在线测试中应用边界扫描技术的探讨

电路板在线测试主要是通过精密的检测元件仪器检测电路板在生产的过程中是否有短路、不通电等多个问题。作为生产过程的元件性能是否优良的参考依据。通过这种方法还可以判断电路板是否有其他的问题,从而将产品的投入减少,将产品的质量提高了。本文通过是描述ICT中的边界扫描元件测试技术的生产方法,在经过多种检测方法的总结和描述上进一步创新,并添加了一种新的测试速度的方法。测试矢量的方法主要采用边界扫描电路特殊位置后再通过矢量和非矢量的测试进行结果总结。     

基于边界扫描技术的通用测试系统设计

为了满足电子设备的测试维修需求,文章运用边界扫描测试技术,研制了一种通用性的自动测试系统;从系统的工作原理、硬件设计及软件设计等方面进行了阐述,并通过实例说明了本系统的测试结果。结果表明,该系统性能稳定、集成度高、通用性强,对各领域中数字电路测试维修设备的研制有一定的参考价值。     

物理法PCB制作工艺流程

物理法PCB制作工艺凭借其优势受到越来越多的重视,比如德国LPKF快速PCB制作系统,该系统速度快、精度高、无环保问题。然而其操作过程较复杂,涉及的工艺范围较广,该文主要依托德国LPKF快速PCB制作系统的软硬件条件介绍物理法PCB制作工艺流程。     

基于多色集合的PCB组装优化建模方法研究

提出了一种基于多色集合理论的印制电路板(PCB)组装优化建模方法.基于多色集合(PS)的递阶结构,构建了包括PS集合层、逻辑层和数量层3个层次的集成模型框架.分别在集合层描述PCB、元件和设备的参数及其相互间的联系;在逻辑层描述各PCB组装任务的工序和设备组成;在数量层描述各PCB组装工序所组装的元件类型、数量和所需的组装时间.基于各层次模型及其相互间的映射关系,建立了多任务、多设备环境下PCB组装优化可计算模型,不仅描述了PCB组装优化问题中各种计算参数、工艺约束、资源约束等复杂的约束关系,还描述了组装过程中,元件短缺、设备故障、订单变化等不确定性影响因素,有利于实现复杂大规模PCB组装优化问题的高效求解.