升余弦滚降基带成型内插滤波器的FPGA实现

无线数字通信中,内插滤波器用来对基带信号进行脉冲成型滤波,以限制发送信号的带宽,降低带外干扰.研究一种应用于无线数字传输系统的高速FIR成型滤波器的设计方法,该方法采用分布式查找表算法,以降低硬件开销和提高处理速度为目标,是基于现场可编程门阵列(FPGA)并实现升余弦滚降基带成型内插滤波器的硬件电路.最后,通过实测波形与仿真波形证实方法的优越性.     

8PSK中频数字化发射机中多级滤波器的研究与设计

本文介绍了8PSK调制方式的原理和相应中频数字化发射机的系统结构,并进一步提出了发射机中多级滤波器各自的作用及实现方法。针对数字化基带成形的处理特点,该文提出一种基于分布式算法和查找表的高速成形滤波器实现方法以基于现场可编程门阵列（FPGA）芯片实现根升余弦FIR,滤波器,以及由CIC内插滤波器实现了发射机中的增采样功能。整个设计采用硬件描述语言VerilogHDL实现,通过仿真验证了以这些方法来实现相应的功能是可行的。     

基于内插型双边带滤波器的时域自适应滤波

针对过采样条件下直接序列扩频（DSSS）系统中采样样值相关性造成在使用传统时域自适应滤波窄带干扰抑制方法时扩频信号失真的问题,提出一种改进的时域自适应滤波方法.该方法基于内插型双边带滤波器,采用抽取-内插结构,结合最小均方（LMS）算法进行自适应权值更新,实现窄带干扰抑制.理论分析和仿真结果表明,在高信噪比情况下,该方法与常规自适应滤波方法比较,具有更小的信噪比回退和有用信号畸变;同时低信噪比情况下,其误码率性能也略有优势.      

全数字时钟恢复方案中内插滤波器的设计

介绍了全数字时钟恢复方案中采用Farrow结构高效实现内插滤波器的设计方法.提出一种计算Farrow结构内插滤波器系数的算法,使得接收机输出信号的均方误差始终最小.仿真结果表明,与传统的内插滤波器设计相比,应用本文算法的全数字同步方案提高了接收机输出均方差和输出信噪比的性能,并且降低了时钟恢复方案中内插滤波器的实现复杂度.     

基于SAWF的亚皮秒级时间间隔测量

高精度时间间隔测量在通信、雷达、卫星等领域都具有十分重要的意义，为进一步提高时间间隔的测量精度，研究了一种基于声表面波滤波器作为时间内插器的亚皮秒级时间间隔测量方法.该方法由脉冲信号激励声表面波滤波器产生窄带信号，经采样、插值重建后，通过互相关算法获取待测的时间间隔，首先通过仿真分析声表面波滤波器的中心频率、采样频率、信噪比等关键参数对测量精度的影响；然后优化系统参数，提供一种低成本、易实现的解决方案；最后开展实验验证.测试结果表明，采用中心频率为70 MHz的声表面波滤波器，采样频率只需200 MHz,时间间隔的测量精度就可优于1.00 ps(标准差).     

基于多项式插值的定时恢复内插算法

经典的数字调相信号的定时恢复算法中,接收端定时误差矫正主要采用对内插滤波器逼近的方法来实现,这往往会将插值误差通过滤波后平均到定时输出中.提出一种基于时域多项式插值的定时误差矫正算法,通过选取最佳定时位置附近的采样点来构成插值模型,根据Lagrange插值算法或Newton插值算法得出表示信号时域波形的连续多项式函数解析式,取出该最佳定时点处的函数值作为定时恢复的输出,针对输出表达式的多项式特性以及差商和差分的关系对其进行类似Farrow结构的改进,以降低计算复杂度.对该算法在高斯信道下进行仿真,结果表明,所提出的时域样点插值法比内插滤波器逼近法的星座点收敛得更小,且收敛速度更快.     

有功功率测量P-Sa滤波器算法的研究

针对电能表采样过程中非整周期采样造成的有功功率测量和电能计量误差,在传统滤波器功率测量算法基础上,首先提出了一种多项Sa函数自卷积窗函数（P-Sa窗）,分析了该窗的时频特性;然后基于该窗构造了P-Sa滤波器,仿真分析了非整周期采样下P-Sa滤波器的滤波效果;最后,基于工频正弦波形和IEC62052中的5种畸变波形测试信号,仿真分析了稳态和动态测试信号下不同有功功率测量算法对累计电能的误差。仿真结果表明,提出的P-Sa滤波器可以有效抑制纹波波动,提高了有功电能累计的准确性。     

一种基于模糊推理的内插滤波器设计与实现

全数字接收机中已有的拉格朗日立方内插滤波器Farrow结构采用固定的实现系数,在对高效调制信号进行解调时误码率较高.在此基础上,经过大量实验,设计了一种基于模糊推理的内插滤波器,根据分数间隔μ的变化,自动控制滤波器的实现系数.仿真和实验结果表明,改进后的内插滤波器降低了误码率,得到了良好的效果.     

基于模糊逻辑的数字滤波器设计

针对传统滤波器单一模型设计的缺点,提出一种将滤波噪声统计特性与模糊逻辑相结合的数字滤波器设计方法.该方法根据噪声统计特性,利用缩短三角型模糊函数,确定模糊逻辑滤波器的参数.通过滤波噪声标准偏差与最大滤波噪声门限的比较,提出了分别采用单值滤波和均值滤波的方法,并推导了均值滤波方法中的周期抽样数目.给出了算法具体设计步骤,包括:滤波方法选择、连续信号周期采样、模糊化数据处理和去模糊化.仿真表明,基于模糊逻辑的数字滤波器对不同标准偏差的噪声均有良好的滤波性能,并且设计经济合理,时间开销小,软硬件易实现,有工程应用价值.     

基于抽取滤波器多相分解的多速率采样模块设计

针对扩频系统中多速率采样的实现问题,提出了一种改进的多相滤波器结构. 通过简单的多相内插之后,进行分数倍抽取,可完成任意比重采样变换. 介绍了基于多相滤波器结构的重采样原理,给出了适宜硬件实现的架构. 仿真结果表明,该方法在极大降低系统运算量和开销的前提下,并不影响系统的性能.