一种求解单调非线性方程组的凸组合算法

将求解单调非线性方程组的CGD算法和MPRP算法的下降方向进行凸组合,构造出新的下降方向,从而提出新的算法,并给出新算法的全局收敛性定理.通过数值实验比较新算法与CGD算法和MPRP算法的结果,可知新算法优于原算法.     

基于低能见度场景中退化图像的增强方法

研究了低能见度条件下的图像清晰化方法,在基于频率域与空间域的传统算法的基础上,提出了传统算法互相结合的新算法,包括POSHE算法、基于POSHE算法与传统算法相结合的算法、有限对比自适应直方图均衡化的算法、基于CLAHE算法和POSHE算法与传统算法相结合的算法。以上几种算法,都能对含沙尘的这类图像进行不同程度的增强,得到了较为满意的结果。     

基于恒模类的盲均衡算法的仿真研究

本文阐述了用于信道盲均衡的恒模算法的数学模型和基本原理。对近年来出现的恒模算法的改进算法——变步长恒模算法、修正恒模算法、多模算法、修正多模算法和双模式恒模算法进行了分析和仿真。仿真结果表明,与恒模算法相比,变步长恒模算法和多模算法有较小的剩余误差和较快收敛速度。修正恒模算法和修正多模算法则克服了信道传榆引起的相位偏移。     

一种求解TSP问题的混合算法

结合粒子群算法、蚁群算法、重力搜索算法提出了一种新的混合算法——TSP-GPAA.该算法将粒子群算法和重力搜索算法加入到蚁群算法中,利用粒子群算法的全局搜索能力解决了蚁群算法的初始信息素匮乏的问题,并且重力搜索算法将粒子群算法和蚁群算法参数进行优化,明显提高了蚁群算法的优化性能.实验表明新算法对于解决TSP问题是有效的...     

入侵检测模式匹配算法研究

综述了入侵检测模式匹配算法,包括Brute Force算法、Knuth-Pratt-Morris算法、Boyer-Mooer算法、Aho-Corasick算法、Set-wise Boyer-Moore-Horspool算法和Aho-Corasick_Boyer-Moore算法。     

Koch曲线的序数理论与新算法设计

生成Koch曲线的常见算法是递归算法、Ls算法和IFS算法.针对现有三种算法的局限性,提出Koch曲线的序数理论,设计生成Koch曲线的OV算法.OV算法不需要递归调用,不占用大量空间,并且兼容于LS算法,还可以推广到Koch结构.最后,以OV算法为基础,提出LS2算法,有效地解决了LS算法的问题.     

自适应局部增强微分进化改进算法

在分析微分进化算法基本原理基础上,为加快算法收敛速度,对其交叉概率和交叉因子进行自适应调整改进;为增强算法局部搜索能力,引入局部增强算子和扰动因子改进算法,即自适应局部增强微分进化算法。选取5个典型测试函数,将改进后算法与PSO算法、微分进化算法和局部增强微分进化算法仿真比较。仿真结果表明:自适应局部增强微分进化算法为收敛时间最短、迭代次数最少的优化算法,验证了算法改进的有效性。     

基于高次逼近的改进型RA译码算法研究

RA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂.虽然最小和译码算法、归一化译码算法和偏移量译码算法能够简化BP译码算法,但它们都是以牺牲性能为代价的.根据最小均方误差准则,提出一种改进型RA译码算法,该算法采用高次逼近的方法来近似于BP译码算法,能够降低BP译码算法的复杂度.仿真结果表明,与BP译码算法相比,改进型RA译码算法能在降低算法复杂度的同时保持良好的译码性能,与归一化译码算法和偏移量译码算法相比,改进型RA译码算法的复杂度几乎不变,但译码性能得到了明显的提高.     

线性规划的宽邻域预估校正算法

提出了一种新的内点算法--宽邻域预估校正算法。该算法基于经典预估校正算法思想,把窄邻域拓展到宽邻域里,使算法更快地迭代。给出了算法的具体步骤,讨论了其计算复杂性,分析结果表明,所给算法是一多项式时间算法。通过数值实验验证算法的有效性。     

基于JPEG图像信息隐藏F5算法的改进

针对F5算法的缺陷, 通过改进其嵌入方式, 规避相应算法的检测, 提出一种改进算法, 该算法克服了F5算法的弱点. 实验结果表明, 该改进算法有效可行, 可极大提高算法的隐蔽性.     

Petri网-VHDL编译程序的构造

Petri网适合于异步并发系统建模,将Petri网转换成硬件描述语言,就可以通过EDA工具来实现Petri网控制器．文中给出了Petri网-VHDL编译程序的构造方法．使用CONPAR语言对Petri网进行描述,获得Petri网的CONPAR格式文本文件;由编译软件FLEX生成的词法分析程序产生相应的单词,并将单词传给BYACC程序;再由BYACC程序识别出这些单词,并以自底向上的方式进行归约,形成一棵抽象语法树;最后,自顶向下遍历这棵抽象语法树,将Petri网的CONPAR格式文本转换为VHDL代码．文中给出了一个实例,将编译获得的VHDL代码,通过EDA软件工具MAX PLUSⅡ编译、仿真、综合并下载到系统可编程器件中,仿真波形和试验结果都证明了这个编译程序的正确性．     

VHDL表达式的可综合语法检查器

VHDL的综合问题是当前EDA研究的一个重要课题。针对VHDL复杂的语法结构,尤其是表达式的多样性,给出一个表达式的可综合语法检查器,通过改变VHDL表达式的产生式来解决在语决分析时遇到的二义性问题。最后给出表达式主要的产生式及测试结果。     

VHDL编译系统MTC设计与测试方法研究

采用面向对象技术设计VHDL编译系统MTC,通过对VHDL语法产生式进行分析,将各语法现象以C 类的形式进行抽象分类,给出词法分析和语法分析设计策略,并针对存在于LALR(1)分析过程中的两类冲突提出解决方法.MTC编译过程中通过语法制导进行语义分析,并提出用形式化方法表示中间数据结构.配合使用Flex 与Bison 最终得到面向对象VHDL编译系统.同时提出MTC的自动测试方法.在对SPARC芯片MB86901算法描述编译过程中,MTC的编译效率比现有编译系统提高了57%.     

VHDL编译器的设计与研究

简要介绍了VHDL语言的发展，详细讨论了VHDL语言编译器的设计；对预处理、词法分析、文法处理、语法分析、语义分析、出错处理6个模块进行了介绍，同时设计了源描述编译的中间数据格式。     

基于EDA仿真技术的函数信号发生器的设计

以信号发生器的基本理论为依据,运用EDA设计工具VHDL硬件描述语言采用自顶向下分层次、模块化的设计方法设计信号发生器。该设计方法具有外围电路简单、程序修改灵活和调试容易等特点,并通过计算机仿真和实验证明设计的正确性。     

面向VHDL语言编译器VCompiler93的研制

研制用于VHDL语言的编译器,语法分析采用一便扫描和预测分析的策略,提出了适用于处理VHDL语言中语法冲突、各类重载语法、静态层次确立等语法现象的具体算法。开发出面向VHDL93标准的VHDL语言编译器VCompiler93,该编译器运行正常,表明所采用的解决方案合理,算法有效。     

RS(255,239)码编码器的设计与实现

分析研究了 RS码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 RS(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .     

基于VHDL的数字频率计的设计

本文的数字频率计设计,采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在MAX+PLUS II平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

基于复杂可编程逻辑器件的数字频率计的设计与实现

采用自上向下的设计方法，设计了基于复杂可编程逻辑器件的数字频率计．以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示．用VHDL语言编程，由CPLD（Complex Programmable Logic Device）EPM7128SLC84—15完成各种时序控制及计数功能．该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点．