通用阵列逻辑GAL器编程方法的研究

介绍了通用阵列逻辑ＧＡＬ器件的输出逻辑宏单元结构及组态模式，重点就ＧＡＬ器件编程中选择输出方式，合理分配引脚处理相邻性问题，选择逻辑问题的描述方式以及ＡＢＥＬ软件编辑中的几个技术问题进行了分析与探讨。     

对GAL器件输出逻辑宏单元使用的探讨

探讨了通用阵列逻辑（ＧＡＬ）器件输出逻辑宏单元（ＯＬＭＣ）的配置和工作原理，还探讨了在编写源文件时可能出现的错误及其原因，进而给出了输出逻辑宏单元的使用和管脚设定的规则。     

通用阵列逻辑（GAL）的5种工作模式

通用阵列逻辑为数字系统的设计带来了根本的变革。为了胜ＧＡＬ替代一般的数字电路，提高设计质量，研究了ＧＡＬ的核心电路输出逻辑宏单元的５种工作模式，并指出了各种模式在使用中应注意的问题，使数字系统的设计更加简化和方便。     

基于GAL芯片的数字电路设计

简要阐述了可编程逻辑器件（ＧＡＬ）的原理及性能特点,并通过实例说明：（ＧＡＬ）芯片设计数字电路,具有电路设计简单、灵活性强、可靠性高。     

普通型GAL输出逻辑宏单元的工作模式分析

详细地分析了普通型ＧＡＬ输出逻辑宏单元的工作模式，给出了５种允许的宏单元工作模式的等效线路图，归纳了各种结构控制字的功能。     

普通型GAL器件资源及开发应用

介绍了普通型ＧＡＬ的功能框图，列出了ＧＡＬ器件资源表，分析得出了ＧＡＬ内输出逻辑宏单位工作模式的５种允许的配合方式，为选片和电路划分提供了基本依据。最后给出了开发应用ＧＡＬ的注意事项。     

可编程逻辑器件的部分穷举法测试

提出了一种部分穷举法，并配合单片机预处理系统，对可加密的ＰＬＤ器件ＧＡＬ芯片实现快速的全破译．在主机使用４８６ＰＣ机的情况下，对于任何逻辑加密编程的ＧＡＬ芯片，最长分析时间不超过１７ｍｉｎ．     

智能交通灯控制系统

建立了智能交通灯控制系统；给出了此系统的时序流程图．用ＡＢＥＬ语言写出交通灯控制系统的ＡＢＥＬ源文件，并输入计算机，由ＡＢＥＬ３．０软件对ＡＢＥＬ源文件进行编译，产生．ＪＥＤ文件，在编程器的支持下对ＧＡＬ器件进行编程，实现智能交通灯控制     

用可编程逻辑器件设计语言“ABEL”开发GAL器件

可编程逻辑器件ＰＬＤ是七十年代发展起来的新型逻辑器件，近几年发展十分迅速。而ＰＬＤ中的一种－ＣＡＬ器件由于其性能及价格优良，在我国应用发展更是日益广泛。本文通过几个实例简要叙述怎样用可编程逻辑器件语言－“ＡＢＥＬ”开发可编程逻辑器件ＧＡＬ。     

通用阵列逻辑分析系统中的多机并行处理

提出了一种模块化的多处理器体系结构，并采用信号量方式同时解决了共享资源的竞争使用及进程同步问题；利用多机并行处理技术，对原研制的ＧＡＬ分析系统ＤＥＧＡＬ－Ａ进行改进，使系统的分析速度提高２５％。     

一种新型可编程逻辑器件GAL的结构及应用

本文介绍普通型GAL的结构和输出逻辑宏单元OLMC的7种组态类型,并在此基础上分析了实际应用中对引脚配置的限制.     

高性能低功耗逻辑电路—MOS电流模逻辑

本文介绍了一种高速低功耗逻辑电路:MOS电流模逻辑电路(MCML),该电路以其独特的差分结构及恒流源偏置方式,在高频电路及数模混合电路中表现出了低电压低功耗及高抗噪的特性,可作为高频应用中新一代高性能低功耗集成电路芯片。     

归纳逻辑程序设计综述

归纳逻辑程序设计是逻辑程序设计和机器学习的一个交叉研究领域。先概述了归纳逻辑程序设计的历史及发展现状;对归纳逻辑程序设计学习器进行了分类和形式化定义,并给出了学习器的质量标准;按划分的类型分别讨论了归纳逻辑程序设计学习器的主要求解算法;进一步指出了归纳逻辑程序设计未来的发展前景,提出了归纳逻辑程序设计领域需要深入研究的若干问题。     

Lukasiewicz区间值命题逻辑的广义重言式

给出一个新区间值的定义,在此基础上进一步给出了Lukasiewicz区间值逻辑代数及其广义重言式的定义.同时由一类特殊的公式序列Ak,k=1,2,…,证明了可达-a-重言式类类不空和类类互异定理在Lukasiewicz区间值命题逻辑中也成立.     

Propositional Vector Logic System and Its Adequacy Thcorem

With the paradigm of holistic thinking and multiple per-spectives,an overall new understanding of logic is ob-tained for reasoning in collective intelligent systems(CIS).Based on the hypothesis of multiple resolutions ofreasoning in CIS,the logical state of a proposition isgeneralized into an n-dimensional vector whose elementis either 1 or 0.In contrast with classical logic with bina-ry truth-values,a propositional vector logic system isconstructed by introducing new connectives,new axi-oms,and new rules.Adequate sets of connectives areprovided.The soundness theorem and the adequacy the-orem for the vector logic system are shown.     

同步时序逻辑电路设计的新方法

提出了从状态转换图中直接求得触发器的置位和复位函数，从而确定触发器的驱动方程这样一种设计同步时序逻辑电路的新方法．设计原理简单，易于理解，适合于所有同步时序逻辑电路．     

逻辑功能与逻辑体制

对同一逻辑门电路，既可采用正逻辑体制，亦可采用负逻辑体制，还可采秀混和逻辑体制，选用何种逻辑体制，应视分析和设计逻辑电路的方便与否而定。     

多光口SDH网元中DCC通道速率适配电路的设计与实现

采用现场可编程门阵列(FPGA)，设计了一种用于SDH传输系统中数据通信通道(DCC)数据帧汇聚与速率适配的电路，可以将具有不同时钟的12个独立DCC通道中的HDLC数据帧进行提取、缓存并复接成一个时分复用的高速数据链路，交给Motorola MPC860中的多通道通信控制器进行处理，整个设计采用一片XILINX的xc2s200pq208完成，使用约17万等效门，在HDLC最大帧长为1kB的情况下，允许的多通道通信控制器与DCC通道时钟之间的时钟偏差大于1．4％，并给出了测试波形。