500 V高压平面功率VDMOS场效应晶体管结构参数优化

击穿电压是VDMOS器件的重要构造参数之一,它和漏极最大电流IDMAX一同限制了该器件的运转范围.由于击穿电压的范围随功率器件运用范围的不同而出现较大差异,故本文利用Silvaco-TCAD的仿真平台对设定击穿电压为500 V的VDMOS进行结构参数设计与优化.首先对VDMOS设计出合适的外延层参数即外延层掺杂浓度NB和外延层厚度W_e;然后用ATHENA软件对VDMOS进行工艺仿真,得出结果:对VDMOS进行提取的各结构参数与预计相符;最后又通过ATLAS软件对VDMOS的转移特性,击穿特性及输出特性进行仿真,得到的阈值电压及击穿电压与所要求的数值吻合.因此,通过对500 V VDMOS结构参数的优化和改进,从而实现高性能VDMOS器件的高可靠性.     

对接沟道NMOS结构击穿特性的二维数值分析

对VDMOS－NMOS兼容集成结构击穿时的电场特性进行了二维数值模拟,模拟结果分析表明：在适当的器件几何尺寸与制造工艺条件下,对接NMOS的对接区域对VDMOS－NMOS兼容结构的击穿特性影响很小,对接沟道NMOS结构可以较好地实现VDMOSFET与p阱NMOS电路的兼容集成．同时通过原理性实验对模拟结果进行了验证．     

VDMOS器件总剂量辐照阈值电压影响因素分析

介绍了利用γ射线在不同偏置电压和不同辐照温度条件下,对不同导电沟道功率VDMOS器件进行总剂量辐照实验,从而分析研究这两种情况下器件总剂量辐照阈值电压的漂移情况.根据实验数据结合VDMOS器件物理特性分析得出：偏置电压相同时,导电沟道不同其阈值电压的漂移不同,而低温辐照则使得阈值电压漂移更加严重.     

110 V体硅LDMOS器件研究

利用SILVACO TCAD工艺仿真和器件仿真软件研究了110V体硅LDMOS器件的几个重要参数对器件耐压特性的影响,研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低。     

一种带有浮空阶梯场板的AlGaN/GaN SBD仿真

研究了一种带有浮空阶梯场板的AlGaN/GaN肖特基势垒二极管结构—SFFP-SBD(Stepped Insulator Floating Field Plate).该结构是结合浮空场板,阶梯场板的优点,在反向状态下,浮空阶梯场板和横向场板之间的静电荷影响沟道内的电场,在沟道内形成电场峰值,并且浮空阶梯场的钝化层较厚,场板向阴极方向延伸,浮空阶梯场板的调制沟道作用会更加明显,提升反向耐压效果明显.使用Silvaco TCAD软件对器件的浮空阶梯场板的钝化层厚度和水平位置进行优化,仿真结果显示,钝化层厚度为500 nm,S为0μm时,击穿电压达到最大为-900 V.因此,该器件可以应用在高电压的电路中.     

槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.     

适合基站放大器应用的图形化SOI LDMOSFET的设计与分析

设计了一种新型图形化SOI（pattemed-Silicon-On-Insulator）LDMOSFET（lateral doublediffused MOSFETs）结构,埋氧层在沟道下方是间断的.工艺和性能模拟分析表明,此结构具有SOI器件低泄漏电流和低输出电容的特性,而且能抑制自加热效应和浮体效应.当漂移区长度为3μm时,开态击穿电压可达到30V、关态电压为71V、截止频率6.2GHz、最大振荡频率20GHz,2GHz时、栅偏压3V时的输出功率为0.8W/mm、功率增益为28dB.这些电学参数适合2G、60V无线通讯基站功率放大器的要求.     

新型4H-SiC肖特基二极管的仿真与分析

设计了斜面结构碳化硅肖特基二极管(4H-SiC SBD)并且在器件中加入场环结构,通过基于半导体物理理论的计算机辅助设计软件(Silvaco-TCAD)分析计算了常规结构和新结构SiC-SBD器件的V-I特性、击穿电压、温度热学分布。对比计算结果,可知新结构SiC-SBD器件击穿电压提高至2300V,导通电阻减小,温度热学分布明显优于常规结构SiC-SBD器件。     

薄层SOI场pLDMOS击穿机理研究

为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET).通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿.仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿.在优化器件相关结构参数和工艺参数基础上,成功基于1.5 μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS.相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5 μm.     

单区JTE终端结构4H-SiC PIN雪崩二极管击穿特性研究

作为第三代宽禁带半导体材料的碳化硅（SiC）具有高临界电场、高热导率等特性,以此材料制作成的PIN功率二极管器件可以满足高速轨道交通、航空航天等领域的高压、高温、抗辐射等要求。目前传统的4H-SiC PIN雪崩二极管容易受到电场集边效应的影响,从而导致器件的提前击穿。为了降低这种效应,利用Sentaurus TCAD软件设计一种具有单区结终端扩展结构（junction termination extension,JTE）的4H-SiC PIN雪崩二极管,在此基础上重点分析了JTE层的横向长度与掺杂浓度水平对二极管击穿特性的影响。仿真结果表明：从单区JTE终端结构4H-SiC PIN二极管研究中得到的最大外击穿电压约为1 670 V,为理论击穿电压的87%;相较于传统器件所具有的267.5 V的击穿电压,单区JTE二极管的耐压性更好,可靠性更高。     

SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

VDMOS器件击穿特性研究

本文给出了具有场环和场板的穿通型ＶＤＭＯＳ结构的击穿电压的解析表达式。产通过与在ｎ／ｎ＾＋外延衬底上制造的带有场环的二级管结构的ＶＤＭＯＳ器件的实验结果，进行比较，二者吻合的很好。     

高压 VDMOS场板终端技术的研究

采用MIS模型进行VDMOS器件多级场板终端结构的设计并通过二维数值计算对MIS模型进行了修正,在工艺上首次引入聚酰亚胺/SiO     

脉冲叠加直流激励辉光放电特性

辉光放电产生的低温等离子体具有广泛的应用前景,日益成为研究热点。本文提出了一种采用脉冲叠加直流的方式来激励辉光放电的实验装置。选取氩气作为反应气体,本实验在低气压下进行,利用参数可调的高频脉冲电源和直流电源进行激励。研究了不同激励方式下击穿电压和电流的变化规律。实验发现：直流辉光放电击穿电压最低,约为380 V,但是在放电过程中放电管发热比较严重;脉冲辉光放电所需击穿电压为450～600 V,但其存在反复击穿;而脉冲叠加直流激励辉光放电则降低了脉冲击穿电压,最低约为400 V,且改善了放电管发热严重的问题。     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

降场层对SOI LDMOS击穿特性的影响

借助二维器件仿真软件MEDICI对double RESURF（双重降低表面电场）SOI LDMOS进行了深入研究,分析了降场层的浓度、长度、深度等参数的变化对器件击穿特性的影响.结果表明,无论是降场层浓度、长度还是深度,都存在优值,通过优化这些参数,击穿电压由单RESURF结构的222 V提高到double RESURF结构的236 V,而相应的漂移区浓度由6×1015 cm-3提高到9×1015 cm-3,减小了器件导通电阻.降场层的存在缓解了器件耐压与导通电阻的矛盾关系.     

VDMOS-NMOS兼容功率集成电路结构

提出一种完全新型的ＶＤＭＯＳ－ＮＭＯＳ全兼容功率集成结构的设计方法．该结构采用与ＶＤＭＯＳ工艺兼容的对接（ＢｕｔＪｏｉｎｔ）沟道结构形成ＮＭＯＳ器件，利用ＶＤＭＯＳ工艺中ｐ＋区反刻过程形成ＮＭＯＳ器件的有源区，利用ＶＤＭＯＳ工艺中刻双扩散窗口过程形成ＮＭＯＳ器件的栅区及多晶硅互连线．对ＭＯＳ电路中的小跨导器件图形的设计及ＶＤＭＯＳ与Ｅ／ＥＭＯＳ的界面设计进行了分析和讨论     

内场限环结构LDMOST的耐压分析

文章讨论了内场限环结构ＬＤＭＯＳＴ的参数优化和器件耐压问题，采用直接积分的方法推导出内场限环表面掺杂浓度的精确优化公式．同时，对ＬＤＭＯＳＴ的优化结构开展了耐压分析．与国外同类工作比较，此方法简便直观，计算结果与二维数值模拟结果符合得较好．