一种小面积的基-3蝶形单元设计

为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计. 采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中√3采用的缩放因子为223. 与√3的乘法操作采用有限个定点加法器来实现. 通过理论分析,该方法减少了加法器的个数,同时减少了寄存器的数量. 通过对比得出,本文采用的方法在原有的基础上减少了1个加法器和2个48位寄存器. 此外,基-3蝶形单元采用降低乘法操作数目的实现形式,使得与实数相乘的乘法数目由原来的4个降为2个. 实验结果表明,本文采用的方法节省了基-3蝶形单元实现所需的硬件资源,为降低基-3FFT实现的资源消耗打下了基础.      

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

基于分级存储并行运算的FFT处理器设计

研究了一种基于分级存储并行运算的改进快速傅里叶变换(FFT)处理器算法,通过减少对RAM存储器的读写次数降低功耗,采用并行运算方法减少数据处理时间.基于该算法以及改进的基-4蝶形单元设计了一款4096点FFT处理器.该处理器采用SMIC 0.18μm CMOS工艺设计实现,芯片核面积为9mm2,在slow工艺角条件下,版图后仿真最高时钟频率为192.3MHz,功耗为422mW@100MHz,最小处理时间为67.92μs.     

基于FPGA架构的可变点FFT处理器设计与实现

通过对传统的基-4快速Fourier变换(FFT)算法进行优化, 降低基 4算法的复杂度, 使其具有基-2算法的蝶形结构. 采用优化后的基-4/2混合基算法及流水线基-2²单路延时反馈(R2²SDF)结构设计可变点FFT处理器, 并对输出结果进行功能和信号仿真验证. 结果表明, 该处理器的有效性和执行效率均表现良好.     

并行数据FFT/IFFT处理器的设计

针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合.     

基于近似核FFT快速测频算法的FPGA实现

通过理论分析高阶近似核FFT和基2 DIF-FFT的结构,实现了基于64点近似核DFT的快速算法。算法基于基2 DIF-FFT的结构,通过蝶形运算和分解算法有效的减少了运算量,提高了低阶FFT的动态范围,易于硬件实现。理论分析和FPGA硬件实验结果验证了算法的有效性。     

FFT的ASIC实现及FPGA验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(Field Programmable Gate Array)上进行原型验证。本文采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50MHz时,完成1024点FFT仅用了26.2us。     

基于FPGA的R-64 FFT处理器的实现

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件.文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他 R-4的流水线结构,具有占用资源更少、控制更简单等特点.该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46 μs.     

8096的快速傅立叶变换汇编程序设计

使用单片机采集的数据进行实时快速傅立叶变换在仪表的智能化控制中具有重要应用。笔者给出了8096汇编语言设计快速傅立叶变换程序的思路和经验。以8096的四字节浮点数运算功能实现快速傅立叶变换,选用了倒序输入时间抽取快速傅立叶变换算法,采用通常的基2运算。快速傅立叶变换程序主要由三部分组成:倒序处理、主程序、碟形运算子程序。倒序处理生成倒序序列;主程序提供碟形运算的入口和参数;碟形运算作为快速傅立变换算法的核心在很大程度上决定主程序的实时性,并给出了变换核心的碟形算子程序。编制的8096汇编语言64点快速傅立叶变换程序已用于某石油仪器。这方法适用于点数不大的快速傅立叶变换的编程和其他汇编语言的快速傅立叶变换的编程。     

OFDM/DMT中一种基于DIT-DHT的高效率FFT/IFFT结构

提出了一种基于按时间抽取(DIT)离散哈特莱变换(DHT)的快速傅里叶变换(FFT)结构,运算过程均为实数操作.与复数FFT相比,该结构可以节省1/2的RAM并且需要更少的乘法器和加法器.这种FFT/IFFT结构适用于ADSL/VDSL、DAB/DVB、WLAN及其他OFDM/DMT应用和实数FFT应用中.     

快速傅里叶变换的误差分析

分析了按时间抽取(DIT)基-2快速傅里叶变换(FFT)的误差,数据格式为二进制补码.给出了蝶形运算误差分析模型,利用FFT信号流图的特点,针对截断、舍入和收敛舍入3种量化方法,得到了准确的定点和块浮点两种FFT算法的均方误差上下限.最后给出了噪信比结果,并用Matlab对其进行了仿真,结果表明,块浮点FFT算法优于定点FFT算法,舍入和收敛舍入量化方法优于截断量化方法.     

Cooley-Tukey基4FFT算法程序优化

推导出三种Cooley -Tukey基 4FFT算法的蝶算结构及旋转因子指数公因子 p的简单计算公式 ,可显著减少求 p值的次数及单次 p值的运算量 .给出了为避免三角函数值及倒序码值的重复计算所采取的编程技巧     

基于FPGA的OFDM调制器的设计

提出了一种新的流水线FFT设计方法来实现OFDM调制解调:利用旋转因子对称性、简化的复数乘法和旋转因子CSD编码来简化蝶形单元设计,并按照读修改地址写的顺序,利用双口RAM从一级向下一级来传送数据.该方法实现蝶形运算不需要乘法器、不需要ROM来存储旋转因子,需要的RAM单元也比较少.最后用该方法在FPGA上实现8pt基2的DIFFFT处理器,实验证明该方法在硬件资源消耗上有很大的改善.     

任意点存储器结构FFT处理器地址策略

提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连续帧处理模式,多点数计算和并行无地址冲突等特点集成在一起.另外,素因子FFT算法也被运用到该处理器当中用以降低乘法器个数和蝶形因子存储,以及满足任意点数的计算需求.设计了一种统一的基-2,3,4,5的Winograd算法的蝶形计算单元用以降低计算复杂度.实验仿真结果表明,本FFT处理器在122.88 MHz工作频率下功耗只有40.8 mW,非常适合LTE系统的应用.      

基于OFDM技术FFT的FPGA研究

本文对快速傅立叶变换,基本运算单元,蝶形运算的位数,8k点FFT实现,FFT模块实现IFFT等几方面阐述了基于OFDM技术的FFT的设计思路,给出了FFT实现的总体框架,并对存储器的控制,运算模块,FFT的地址,旋转因子,数据的锁存进行了硬件的设计,通过Matlab工具箱中的FFT函数进行了仿真.     

基于FPGA自适应字库编码的研究与实现

针对LCD中汉字字库可配置性比较差,对中文的支持性不统一的问题,本文提出了基于FPGA的一种可配置汉字字库的实现算法。该算法设计了一种点阵字库的公式,该公式能够通过自己的编码来重新组合任意自己需要的字库。并且在FPGA开发平台采用VHDL语言设计了实现了IP核。经实验表明该算法实现的汉字字库可配置性强,降低了LCD的成本价格,由于采用了VHDL实现,提高了并行计算的能力,因此降低了时间复杂性。     

一种新型的单芯片级可进化硬件系统

针对可进化硬件（EHW）系统的需求,设计实现了FDP-2-SOPC芯片,芯片中嵌入了CPU和FPGA两种IP核,可实现硬件电路的重构和进化;以该芯片为系统核心建立了一种新型的软硬件结合的单芯片级EHW系统.为了提高电路重构速度,设计了针对EHW需求的快速局部重配置技术;为提高遗传算法的执行速度,设计了专用的随机数产生器...     

基于FPGA的块浮点FFT的实现

在分析基-2 FFT算法的基础上,提出一种用FPGA实现FFT的方法.用块浮点机制,动态扩大数据范围,在速度和精度间得到折衷;模块化设计,易于实现更多点数的FFT运算.采用Verilog语言编程实现,在Quartus II和Modelsim平台下进行逻辑综合和时序仿真,时序分析结果与Matlab计算结果相比较验证了程序的正确性.     

快速傅立叶变换在数字信号处理器上的实现研究

结合数字信号处理器的性能特点,对基2、基4、分裂基和Bruun FFT等快速傅立叶交换算法及其在TMS320C30上的实现进行了研究,开发出高效的FFT算法和程序。     

多核CPU上快速傅里叶变换并行算法的优化

快速傅里叶变换在数字信号处理和通信领域具有广泛的应用．多核CPU日益普遍,根据FFT算法自身的并行性,灵活分解蝶形运算,通过探究并行块的分配和嵌套关系对算法加以优化,合理地分配线程实现多核CPU的并行计算,可以提高FFT的计算效率．