基于Verilog的循环冗余校验(CRC)的实现

介绍了CRC的工作原理,给出了基于Verilog的可编程逻辑器件的实现方法及其仿真结果。     

循环冗余校验原理分析及硬件实现

在网络数据通信中,由于噪声干扰或者传输中断等原因,往往使数据在传输的过程中出现错误,为了及时、可靠的把数据传输出去,就必须进行差错控制。循环冗余校验CRC（Cyclic Redundancy Check）因其编码简单且误判率很低,在数据通信系统中得到了广泛的应用。本文介绍了循环冗余效验码的基本原理及其硬件电路实现。     

快速循环冗余校验算法及其程序实现

采用模拟循环冗余编码电路的工作流程，得到由每个字符循环冗余校验值组成的参数表。对于字符组织ｍ１ｍ２…ｍｋ－１ｍｋ，则可设ｍ１ｍ２…ｍｋ－１对应的信息多项式为ｍｋ－１（ｘ），ｍｋ对应的信息多项式为ｍｋ（ｘ），只须将ｍｋ－１（ｘ）和ｍｋ（ｘ）进行与文中ｍ１（ｘ）和ｍ２（ｘ）相对应的处理过程，可快速地得到该字符组合的循环冗余校验值。该算法比一般每次对应的处理过程，可快速地得到该字组的循环冗余校验值。该算     

基于循环冗余校验的关系数据库水印算法研究

简介了数字水印技术的基本原理和概念、关系数据库水印技术的基本原理和概念以及其分类．并在此基础上,提出了一种基于循环冗余校验的关系数据库水印算法．该算法首先对原始关系数据库进行分组、秘密排序、以及嵌入比列控制,然后将嵌入了加密信息和经过添加循环冗余校验码的水印信息嵌入到关系数据库中;在检验和提取水印信息时,先对添加了水印信息的数据库进行分组和元组选取,再对相应字段值提出LSB,经过多数选举后,再经循环冗余校验判断有无被攻击和篡改．经实验证明,本文提出的关系数据库水印算法具有安全性好、可用性好、能盲提出盲检测以及能检测攻击和篡改的特点．     

循环冗余校验CRC的分析及硬件实现

为保证数据传输的正确性,需要对通信过程进行差错控制.循环冗余校验CRC由于编码简单、误判概率低,在通信系统中得到了广泛的应用.介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了CRC编码程序,给出了应用于通信系统中的仿真结果.     

循环冗余校验的原理及软件实现

论述了循环冗余校验的数学模型以及编码原理,并给出了软件的实现方法。     

循环冗余校验在单片机通信中的C语言的实现

介绍了循环冗余校验(CRC-Cycle Redundancy Code)的原理以及用二进制无借位除法计算生成多项式为CRC-16的CRC校验的方法,并给出了当发送一个字节和多个字节时的CRC校验C语言编程和流程图。循环冗余校验是提高数字传输可靠性的一种有效的方法。     

基于FPGA的循环冗余校验模块的设计

通信的目的就是要将发送端的信息及时准确地送往接收端,因此要求通信系统传输的消息必须可靠。为了解决可靠性问题,通信系统必须进行差错控制。本文详细阐述了一种差错控制方法——循环冗余校验码的编码和错误检测原理,给出了基于FPGA的冗余校验码生成模块与接收模块的设计方法。     

循环冗余码校验原理及其实现

文章讲述了循环冗余码校验原理,以及其实现的方法     

一种快速循环冗余校验电路的设计

本文简单介绍了循环冗余校验的基本原理．以国际标准CRC-CCITT为研究对象,从串行实现的电路结构出发,通过理论推导,得出了基于逻辑设计的高速CRC并行实现矩阵递推公式．分别设计了这两种结构的CRC-CCITT硬件实现电路,并利用ModelSim6．2软件进行了功能和时序仿真：用16bit位宽的并行CRC电路对32bit数据进行计算,经过2个时钟周期得到校验码．     

CRC编码算法研究与实现

目的研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题。方法对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法。结果采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核。结论该软核可直接应用到具有CRC-16校验电路的收发器中。     

并行CRC算法硬件实现研究与VHDL设计

介绍了循环冗余校验码(CRC)的生成算法,在分析讨论了几种常见CRC算法硬件实现的基础上,以VHDL给出了一种简单通用的CRC并行计算实现方法.该方法适用于各种不同的CRC生成多项式和各种不同的信息码宽度(如8位、16位、及32位等),经Altera公司的EDA开发工具软件QuartusII6.0编译、综合、优化、适配和仿真,得相关的时序仿真波形图、RTL图和占用硬件资源报告.分析各种数据报告可知设计意图得到了有效的贯彻.该设计最终还以杭州康芯公司GW48系列的SOPC/EDA实验开发系统所带的Cyclone系列中的EP1C12Q240C8芯片为硬件载体,经下载测试证实了设计的可靠性.     

面向USB应用的CRC编解码电路的设计与实现

文章在介绍CRC算法原理的基础上,根据除法原理的模2法则构造出通用的CRC编码电路。然后在USB环境应用特点的基础上给出了适用于USB应用的CRC电路结构,以及相应的Verilog-HDL描述。该设计可以用具体电路实现,也可以以IP软核的形式嵌入到其它USB设计中。讨论分析的思路和实现方法不仅对USB应用有意义,而且对其它数据传输电路结构(如CAN总线)也有一定的参考价值。     

CRC在数据通信中的应用及其软件实现

论述了 CRC 校验的数学原理及其在数据通信中的应用,分别给出了用单片机8031的汇编语言实现和用 BASIC 及 C 语言的高级语言实现 CRC 校验的程序。并阐述了 CRC 校验技术在数据通信及其计算机数据存储中的应用。     

基于Max-Log-MAP算法的Turbo码的硬件设计与实现

Turbo码的应用使得信道编码技术发生了革命性的变化，其译码性能距离Shannon极限只有0．7dB．因而被广泛用于功率受限的无线信道。针对3GPP TS25．212协议给出的WCDMA系统中的Turbo编码器结构．提出了一种硬件实现方法，用Verilog HDL语言描述了译码器各功能模块，并在active HDL中实现了编译和仿真。     

CRC检错码在CDT远动规约中的研究及实现

CDT通讯规约在我国电力系统的调度系统中应用广泛,但规约本身存在传输效率不高等缺点。本文讨论了CRC的原理,提出一种适用于CDT远动规约的CRC查表算法,并给出了CRC校错码在8051单片机中软件实现的源代码。     

通用并行CRC计算原理及其硬件实现方法

通用并行CRC算法及其硬件实现方法 ,适用于不同的CRC生成多项式和不同的并行数据长度 ,与目前常用的查表法相比较 ,不需要存放余数表的高速存储器 ,减少了时延 ,并可以通过增加并行数据长度的方法来降低高速数据传送系统的CRC运算时钟频率 .     

H.324系统中CRC码递推算法及其软件实现

通过对ＣＲＣ码多项式运算特点的分析,给出了Ｈ．３２４会议电话系统中ＣＲＣ码的快速递推算法及其程序实现方法．与同类算法比较及测试结果表明该算法能够充分满足实时处理的需要     

基于VHDL语言的CRC加卷积编码系统

差错控制编码在移动通信系统中应用广泛,可以克服由于移动传播环境引起的波形变坏或随机的差错.基于VHDL语言,设计了一个CRC加卷积编码系统,硬件采用一片EPM7128SLC84-15芯片,软件采用VHDL语言编程,该系统结构紧凑,体积小,功能稳定可靠.