低复杂度的改进型CORDIC优化算法研究

CORDIC算法在电子、通信领域有着广泛的应用.传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂,运算速度降低,此外它能够计算的角度范围也有限.针对传统CORDIC算法的缺陷,提出一种改进型CORDIC优化算法,它不需要模校正因子和查找表,只需通过简单的移位和加减运算就能实现多种超越函数的计算,从而能够减少硬件资源,提高运算性能,并通过区域变换使得该算法能够适用于所有的旋转角度.误差分析表明该算法具有很小的误差.     

基于CORDIC算法的QDDS信号发生器设计

文章提出了一种采用CORDIC算法实现QDDS信号发生器的设计方法;设计采用VHDL语言描述硬件电路和CycloneⅡ系列FPGA开发平台实现,通过Synplify Pro进行优化综合和Modelsim SE验证.设计结果表明采用CORDIC算法设计的QDDS信号发生器具有运算速度高、电路规模小的特点,优于常用的查表法...     

基于FPGA的数控振荡器的设计与实现

介绍一种利用矢量旋转的CORDIC(COordination Rotation DIgital Computer)算法实现正交数字混频器中的数控振荡器(NCO)的方法.推导了CORDIC算法产生正余弦信号的实现过程,给出了在FPGA中设计数控振荡器的顶层电路结构,并根据算法特点在设计中引入流水线结构设计.     

基于CORDIC改进算法的高速DDS电路设计

实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一种高速直接数字频率合成(DDS)数字核心电路设计.该电路在Jazz公司0.35 πm工艺(ri35sy101库)条件下达到1 GHz的工作频率,具有参数灵活可调特征,可作为IP应用于AD9858和AD9910等高端DDS芯片.     

面向VLSI实现三角函数求解算法

目的　研究面向超大规模集成电路(VLSI)实现三角函数求解算法及其电路结构的实现。方法　首先采用坐标旋转数字计算法推导求解三角函数的有效算法,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法。结果与结论　得到了电路结构形式简单,易于实现且能对任意角度的三角函数进行计算而不需查表的倍角计算法,同时也得到了改进的CORDIC三角函数求解算法以及实现算法的VLSI阵列结构,并用计算实例证明了算法的正确性。     

CORDIC算法在基于FPGA的数字信号处理中的应用

本文对CORDIC算法的原理,算法模式的扩展,算法的性能及VLSI结构进行了阐述和探讨,并对CORDIC算法可实现的功能进行了分析。最后进行了基于CORDIC算法NCO设计。     

π/4单向最优迭代CORDIC算法的反正切计算

提出一种单向最优角度迭代的坐标旋转数字计算机(CORDIC)算法用于计算反正切函数值.运用角度区间折叠、选择最佳预设角和省略部分预设角等方法,将CORDIC算法的迭代范围缩小到[0,π/4],并且统一了向量旋转方向,实现了一种电路资源消耗少、迭代最短仅需1个时钟周期的电路设计.在Altera公司的QuartusⅡ平台上选取EP2C8Q208C8芯片进行仿真.实验结果表明:相比传统CORDIC算法,该算法计算所需的平均时钟周期缩短74%,硬件消耗降低18.1%,ROM减少62.5%,输出精度也有一定的改善,适用于实时性强和硬件资源有限的现代通信应用场合.     

基于CORDIC算法的通用调制器的FPGA设计与实现

介绍了CORDIC算法的基本原理,利用计算正弦值的CORDIC算法设计了通用调制器。使用MATLAB/Simulink、DSPBuilder和Quartus II进行系统模型的搭建和波形仿真实现,结果表明CORDIC算法可以减少硬件复杂度和芯片面积,并验证了本文提出的通用调制器方案是可行的。     

指数函数CORDIC算法的FPGA定点化技术

CORDIC算法广泛应用于多种超越函数求值,但其通用迭代算法难以用现场可编程门阵列(FPGA)计算宽范围定义域指数函数求解.为此,文中提出一种FPGA定点化技术,通过收敛域扩张与迭代结构优化实现CORDIC算法的指数函数求值器.首先,应用区间压缩方法实现指数函数CORDIC算法的收敛域扩张;其次,对CORDIC算法的迭代结构进行优化;最后,通过对指数函数求值器的仿真分析与FPGA实现,采用15级流水线结构,用双曲系统CORDIC算法求解指数函数,实现指数函数CORDIC算法的收敛域扩张.仿真与实验表明:相比于通用CORDIC算法,所提算法的迭代模式节省约1/3硬件资源,少至2个乘法单元,使收敛域由[-1.1182,1.1182]扩张到[-6,6],运算结果相对误差达10-3.     

CORDIC在基于FPGA的神经网络设计中的应用

在基于FPGA的神经网络设计中,提出一种采用直接坐标旋转数字计算机(CORDIC)算法计算神经元激励函数ex的方法,依靠移位和求和能够实现快速、精确的指数函数计算,较查表法和间接CORDIC算法既节省了大量片内资源,又提高了计算速度和精度.利用Xilinx公司ISE开发工具进行仿真实验,结果表明直接CORDIC算法的计算速度是间接CORDIC算法的14倍,证明了该算法计算指数函数的快速性与精确性.     

小波和余弦变换的抗几何攻击数字水印算法

数字水印技术是目前保护信息安全和版权的一种有效方法,被广泛地用于数字媒体版权的保护中。本文提出一种基于离散小波变换(DWT)和离散余弦变换(DCT)的抗几何攻击数字水印算法,算法简单且易于实现,并具有较好的安全性、鲁棒性和不可见性。仿真结果证明该算法的有效性及抗JPEG压缩、滤波、剪切和噪声干扰能力,在版权保护方面具有一定的应用价值。     

基于 WSAR-ADC的降压型 DC-DC 控制器设计

设计了一种基于加窗逐次逼近寄存器（ WSAR）模拟数字转换器（ ADC）的降压型DC-DC控制器,这种WSAR-ADC适用于数字电源系统,通过对输入电压进行加窗处理,能有效地降低芯片的复杂度;并利用蚁群算法,对该DC-DC控制器的比例积分微分（PID）参数进行了整定,使得整个系统能够稳定工作。电路使用BCD（Bipolar/CMOS/DMOS）0．5μm工艺,输入电压3．3 V,输出电压1 V,设计最大负载电流2 A,纹波小于9 mV,开关频率500 kHz。经过验证,该降压型DC-DC控制器能满足数字电源的采样需求。     

高锁定范围半盲型过采样时钟数据恢复电路设计

采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,CDR）主要由鉴频器（Frequency detector,FD）、多路平行过采样电路、10位数模转换器（Digital To Analog Converter,DAC）、低通滤波器（Low Pass Filter,LPF）、多相位压控振荡器（Voltage Controlled Oscillator,VCO）等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.     

基于Kinetis K60的智能车控制系统设计

针对目前智能车控制中,控制电路复杂以及控制芯片内部资源有限导致系统稳定性差等问题,提出了一种基于飞思卡尔Kinetis K60(简称K60)的智能车控制系统,并设计了系统硬件和软件。采用CMOS高速数字摄像头,简化了硬件电路,提高了系统实时性。最后,应用增量式PID控制算法完成舵机和电机控制,并通过实验调试确定了系统参数。     

基于DDS技术随钻测井仪发射电路研究

设计了一种随钻电磁波电阻率测井仪的发射电路。在电磁波测井仪中,频率源是关键的部件,其性能的好坏直接影响着系统的整体性能。锁相式频率合成器以较高的频率精度、分辨率及频谱纯度得到广泛应用,但是当需要窄频率步进时,环路带宽需要降低,致使锁定时间变长,不能满足要求。而DDS（直接数字频率合成）的出现恰好可以弥补这一缺陷,利用高精度、低功耗的DDS芯片AD9850组成频率为2MHz和400kHz数字电路作为随钻测井仪发射源,使对相位和幅度的控制和调试更方便快捷,并设计出具体的电路,通过实验验证了此方案的可行性。     

基于CPLD的数字电子钟仿真研究

本文介绍了基于CPLD数字电子钟的设计方法,在CPLD内部规划了秒脉冲发生电路、两个60进制计数器(秒、分计数)、1个12进制计数器(时计数)。在MAX+PLUSⅡ软件中此电路得到了仿真验证。     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

基于MSP430单片机的BUCK型数字电源设计与实现

提出一种基于MSP430单片机的BUCK变换器数字电源,开关频率为80KHz,效率在70%以上。用MSP430单片机内部自带的A/D对输出电压进行测量,与设定值进行比较,比较结果控制P-MOSFET栅极驱动PWM(脉冲宽度调制)波的占空比,电压值可通过按键设定,实现输出电压的数字化控制,并加外围的欠压及过流保护、电流测量等电路构成小型高效率的数字电源。     

基于SOPC的AES算法硬件实现研究

通过分析AES算法的轮变换和密钥扩展的特点,结合片上可编程系统（SOPC）内部电路结构,用查找表对AES算法进行全面优化,用查找表对密钥扩展的递归算法进行构建.给出了实现算法的流程图,完成了密钥生成器电路系统,实现了算法的SOPC系统设计.     

一种新型数字锁相放大器的设计及其优化算法

为了提高信号的检测准确度,简化数字锁相放大器（digital lock—in amplifier,DLIA）的构建电路,将过采样技术应用到DLIA中;并对过采样引发的大存储量和大运算量问题,提出一种算法,从而有效地减小了数据的存储量和运算量．结果表明,该方法在不需要高性能微处理器支持的情况下,提高了DLIA的检测准确度和性价比,缩小了DLIA的体积,并可广泛应用于微弱信号的检测．