一种AVS整数变换的快速算法

变换编码是许多图像、视频标准的基础,我国 AVS(Audio Video Coding Standard)视频标准采用了8×8的整数变换(IT,Integer Transform).为了提高 AVS 整数变换硬件实现的资源利用率,设计了一种高效的变换方案,提出基于流水线结构的-维整数变换快速算法,采用行列分解的方法进行二维整数变换,运算量大幅度减少,减小了硬件实现的复杂度,仿真分析表明该方法正确有效.     

一种AVS帧内预测部分硬件实现方法

研究了AVS标准视频解码帧内预测部分,简要介绍了一种该部分硬件实现方法以及思路,用硬件描述语言加以实现,在Synopsys公司的虚拟仿真环境中加以验证。并且,把仿真结果与AVS标准组织提供的C程序的输出结果比较,最后用Synopsys Design Compiler进行了综合。实验结果表明该方案可行,且达到了标准清晰度实时解码的要求。     

展讯：海归团队的“芯”动时刻

率先推出商用AVS音视频解码芯片 展讯此次推出的SV6111型音视频解码芯片实现了AVS标准要求的所有解码功能,并同时支持MPEG-2标准.芯片采用了国际先进的SoC设计技术,集成了重要的软件处理系统以及更多的硬件处理功能,使得其集成度更高、处理能力更强,而成本和功耗明显降低.     

MPEG-2视频解码的可变字长解码器的设计

设计了一种适用于MPEG－2视频解码的可变长解码器（VLD）,根据数据流的特点进行了模块划分,减少硬件开销,根据MPEG－2变字长码表的特点,采用码字分割,减少码字的存储空间,采用并地移位器,使每个周期能处理一个码字,采用VERILOG语言进行描述并通过仿真,用FPGA硬件实现后实际放映DVD影碟得以验证,通过Synopsys工具,用0．25μm工艺库综合,最坏情况下（4．75V,70℃）的工作时钟频率为150MHz,设计电路规模为五十万门左右,FPGA工作频率为50MHz.     

AVS标准在高清晰度数字电视中的应用

介绍了我国数字音视频编解码技术标准AVS的发展现状,阐述了基于AVS标准的数字电视传送过程及数字电视硬件结构和软件系统.     

适用于H.264标准的变长分组VLD结构

在新一代视频压缩编码标准H.264中,亮度和色度的残差数据采用了自适应变长编码的方法.根据CAVLC熵编码的特点,提出了一种根据码表的前导零个数进行变长分组的优化VLD结构,并在此基础上设计了CAVLC硬件解码器.基于上述方法实现的CAVLC硬件结构通过了RTL级仿真和综合,并在Spartan3 XC3S2000的FPGA平台上进行了验证,在133 MHz工作频率下可以满足H.264标准Baseline档次30帧/s分辨率为352×288标准视频序列的实时解码.     

基于AVS/Express的CFD数据可视化设计及应用

针对CFD计算中数据可视化后处理的重要性,简要介绍了基于AVS/Express的CFD数据可视化后处理的实现方法及工作流程,包括AVS/Express的数据文件结构、模块的构成原理、模块的制作等,对可视化后处理方法实现的关键——模块的制作实现过程,以一个简单的模块开发实例对其加以阐明.最后,以一个溃坝洪水的计算结果实例,验证程序开发的可行性.     

基于SIMD技术的可重构去块滤波器结构

由于去块滤波运算数据量庞大的特点以及视频解码实时性的要求,近年来,去块滤波运算的硬件加速器已逐渐成为研究的热点。从兼顾系统的灵活性与性能的角度出发,设计了一种可重构去块滤波器。与传统的支持单一标准的去块滤波硬件加速器相比,该滤波器具有以下优点:实现了一种滤波算法可配置的滤波器结构,从而可以支持多个视频编码标准;采用了基于SIMD单指令多数据流技术,实现滤波数据全并行运算,使硬件高度规整,易于芯片布局布线;设计了1个4级可配置的流水线,重构为不同视频标准的去块滤波器,复用硬件资源,提高了硬件利用率和系统数据吞吐量。用这种架构实现了1个同时支持H.264、AVS、VP8、RealVideo 4种标准的多标准去块滤波加速器,时钟频率为200 MHz,能够用于多标准高清视频的实时滤波处理。     

AVS标准在高清晰度数字电视中的应用

介绍了我国数字音视频编解码技术标准AVS印发展现状,阐述了基于AVS标准的数字电视传送过程及数字电视硬件结构和软件系统。     

基于DSP Builder设计2PSK 调制解调器中的DDS

基于MATLAB/SimulinkDSPBuilder和QuartusⅡ设计2PSK调制解调器中的DDS.在模块形成的方式上用DSPBuilder替代了VHDL编程,在同一工作平台上实现了系统建模与硬件实现的有机结合.设计过程便捷、高效,仿真分析表明设计达到了预期的结果.     

基于RVM的AVS视频解码芯片的验证

随着集成电路设计规模和复杂度的不断增大,验证工作越来越重要,如何快速地搭建一个强大、高效的验证平台是工程师们关注的重点。本文基于业内常用的高级验证方法学RVM(Reference Verification Methodology),利用Vera验证语言搭建了一个层次化验证平台,对AVS视频编解码芯片进行验证。本设计中,AVS(Audio Video coding Standard)视频解码芯片的验证一共开发测试用例2400多条,覆盖率也已达到项目要求,其中行覆盖率为99.2%,条件覆盖率为95%,状态机覆盖率是98.1%,跳转覆盖达95.2%,且平台可重用性较好。 验证结果表明,基于RVM的vera平台可以准确高效地对芯片进行验证。     

AVS视频标准中的分像素插值算法设计

AVS是我国具备自主知识产权的第二代信源编码标准.在它的视频编码中采用了1/2像素或者1/4像素的运动估计,这样就能提高运动矢量位移的精度,使得帧间剩余误差变小,压缩比就能提高.本文在介绍AVS中的分像素插值原理的基础上,给出了一种在实际应用中可行的算法.     

双国标移动数字电视接收机中的AVS视频解码器设计

AVS(Audio Video Coding Standard)是由我国自主提出的第一个音视频编解码标准。在数字音视频系统的领域中主要有三种技术标准:MPEG4、H.264和AVS。国家视频标准(AVS)和国家地面数字电视标准(DMB-T)联合打造出了"双国标"的工程。目前,中国已经有很多的城市已经采用国标地面数字电视广播。该论文介绍了由我国自主提出的第一个最新视频编解码标准AVS,以及软件开发的流程,考虑到视频解码的环路滤波、1/4精度像素插值等典型运算量因素,并且在基于DSP的视频解码平台实现了AVS视频解码优化,在TI的CCS环境下进行了开发及测试,结果表明实现了优化并达到了实时解码效果。     

双状态机在LDPC码译码实现中的应用

FSM（Finite State Machine,有限状态机）的核心功能是能描述一系列具有逻辑顺序的事件,并能有效管理各个事件执行的步骤,它是一种较为特殊的时序电路。本文分析了LDPC码译码器的主控程序的结构,结合有限状态机的设计思想,采用了两个状态机交替工作的机制,在FPGA上实现了译码器的主控模块,使初始信息存储模块、校验消息处理模块、变量消息处理模块、累加模块及校验模块有序工作,实现了模块间的无缝链接,使译码器工作稳定可靠。     

AVS立体视频编码标准

AVS (audio video coding standard) 工作组是由中国信息产业部科学技术司批准成立的数字音视频编解码技术标准工作组, 其任务是制定面向国内和国际应用需求的一系列技术标准. 2008 年起, AVS工作组展开了双目立体视频编码标准的制定工作,即在AVS-P2 中采用双路拼接和双目联合预测两种立体视频编码方案, 并且为了支持不同终端的立体视频服务, 系统层分别对每种编码方案设置独立的内容描述子, 以告知接收端传输的内容与相关格式. 如今, AVS 双目立体视频编码标准的制定工作已接近尾声, 而多视点视频编码标准和自由视点视频编码标准的制定将成为AVS 3D Adhoc工作组下一阶段的研究目标.     

基于率失真优化的AVS-M关键参考帧选择算法

在综合分析AVS-M视频编码传输过程中扩散失真和掩盖失真的基础上,从像素级对端到端的视频传输失真情况进行了研究。采用了一种通用的传输失真度估算模型,根据该失真度估计模型,实现了一种无反馈的关键参考帧选择算法。通过评价选择不同参考帧情况下的端到端失真度期望,在编码器率失真框架内选择最合适的参考帧,使有损传输情况下解码端的失真度达到最小。有反馈信道条件下,提出了基于反馈的关键参考帧选择算法,在帧存开销不大的条件下,极大的提高视频传输的抗差错性能。实验表明,采用的失真度估计模型能够较好地适应AVS-M标准,可以较好地估计出端到端的失真情况。实验还显示,基于率失真优化的关键参考帧选择算法,在3-20%丢包率（128kbps）情况下,无反馈和有反馈关键参考帧选择方法较AVS-M标准,PSNR值分别提高了1.9~6.4dB和2.7~10.9dB,较大提高了AVS-M视频差错恢复性能。     

纠错纠删RS解码器的高速VLSI结构设计

在传统RS(Reed-Solomon)解码器设计的基础上，增加一些功能模块，使它能够同时纠正错误和删除．在设计过程中，采用比较规整的电路结构，实现了模块复用，同时降低了设计的复杂度；采用串行结构的多项式扩展模块，节省了电路面积，获得了运算的高速实现．该设计应用于DVD伺服控制芯片中，达到了预期的性能要求．