基于8051单片机的数字钟的设计与实现

文章介绍了采用Inter公司MCS—51系列8051单片机为核心部件以及其它外围电路及相应接口,进行数字钟的设计与实现。     

基于STC89C52单片机的多功能数字钟的设计

本文主要介绍了数字钟的功能以及相应的硬件电路的设计,并且用C语言编写了相应的程序下载到单片机上进行调试,让其结合硬件电路实现对应的功能：时间显示、日期显示、跑表、闹铃、温度显示和湿度显示。本文着重地介绍了多功能数字钟的硬件制作。     

基于单片机的智能数字钟系统的设计与研究

本文主要介绍了智能数字钟系统的设计与研究。本系统主要由AT89C51单片机控制,考虑到能够由软件来完成的任务就尽可能用软件来实现,以降低硬件成本,简化硬件结构,节俭占用空间,所以本数字闹钟设计使用较少的硬件。     

基于FPGA芯片设计多功能数字钟的研究

介绍了应用FPGA芯片设计多功能数字钟的一种方案，并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。     

基于Proteus软件的单片机数字时钟系统开发

单片机系统的应用在日常生活中已经非常普遍了，在单片机系统的具体设计中，如果因为方案有误而进行相应的开发设计，会浪费较多的时间和经费。Proteus仿真软件很好的解决了这些问题，本文主要是利用Proteus ISIS进行单片机系统的仿真，并以单片机可调数字钟作为例子，进行深入的阐述。     

基于DS1302的多功能数字钟设计

提出一种多功能数字钟的设计方案,以STC89C52单片机为控制系统的核心,利用DS1302、LCD1602以及DS18B20等芯片显示时间、日期、温度,通过按键模块修正时间、设置闹钟.系统在proteus下进行仿真验证,实现了所述功能.     

基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

基于FPGA数字钟的设计与实现

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.     

LED数字钟的设计、制作研究--数字电路课实训项目

LED数字钟电路包含了数字电路课的基本知识和内容,是典型的数字电路应用实例,因而也是大学及各类职业院校该课程理想的首选实训项目。通过数字钟的设计制作,能有效提高学生分析问题、解决问题的能力以及实际动手能力,启发他们的创新意识。本文论述了构成数字钟的三种方式及其设计与制作过程中应注意的问题。     

基于QuartusII平台的数字系统设计

基于EDA技术设计数字系统已成为电子设计领域中的重要方式,本文以数字钟的设计为例介绍QuartusII平台的使用方法,给出了数字钟的部分仿真结果。     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

同步数字集成电路设计中的时钟树分析

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明,用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法。     

AD9516-3时钟设计及在中频数字系统中的应用

高速ADC（analog to digital converter,模／数转换器）对时钟质量的要求越来越高,为此介绍了一种基于时钟同步器与抖动清除器AD9516．3的低抖动时钟设计,并分析了时钟抖动对信噪比的影响,介绍了在中频数字接收机中AD9516—3的具体设计应用,引入了Signal Tap这种新的测试方法,最后测试了时钟性能,整体指标达到设计要求．     

数字钟——数字系统的一个逻辑设计

本文介绍了数字电路系统的逻辑设计过程,并且着重阐明异步计数器和译码器的功能,数字钟是这方面应用的一个实例。本文对大规模集成电路的设计也有一定参考价值。     

基于PIC单片机的数字式新型闹钟技术研究

利用P1C单片机的特性设计一款新型数字闹钟，让其具有实时环境温度监测功能，并实现时钟的走时准确，同时还能对温度进行上下限报警．并能够进行闹钟设置。     

数字电路在EDA开发系统上的实现方法研究

目的 研究数字电路在EDA开发系统上的实现方法.方法 以数字钟设计为例,针对两款具体的CPLD/FPGA开发系统给出了不同的设计思路和实现方案.结果 下载/配置到实验板的目标器件上,经实际电路测试验证,达到了预期的设计要求.结论 基于EDA技术的数字电路开发方便、灵活、高效,成本低,上市周期短.     

基于硬件描述语言(VHDL)的数字时钟设计

VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.     

基于增量调制的CMX639及其应用

CMX639是一种单片全双工增量调制解调器(CVSD)芯片，它将输入，输出滤波器，编、解码器，时钟发生器和逻辑控制电路集成在一起。该芯片用线性双极性与集成注入逻辑兼容的集成电路制造工艺制成，采用双积分增量调制技术，具有四种可编程工作模式，两种可选择压扩算法，从而使电路设计大为简化，电路的工作可靠性，稳定性显著提高，成本大为降低。可在用户线电路,手机，多路传输系统及保密电路中应用。